基于微波高介電常數(shù)薄膜表征結(jié)構(gòu)的損耗分析.pdf

1、共面波導(dǎo)傳輸線（CPW）是一種平面?zhèn)鬏斁€結(jié)構(gòu)。與微帶線相比，CPW制作更加容易，與無源、有源器件在微波電路中串聯(lián)、并聯(lián)更加容易，提高密度更加容易，因此，CPW越來越多的應(yīng)用在單片微波集成電路（MMIC）中，MMIC應(yīng)用范圍十分廣泛，比如，微帶混頻器、微波低噪聲放大器、功率放大器等各種寬帶微波電路。但是在應(yīng)用的過程中，損耗的問題尤為突出，因此，很有必要進(jìn)一步進(jìn)行損耗的研究與分析。
　　本課題基于微波高介電常數(shù)薄膜共面波導(dǎo)表征結(jié)構(gòu)，以

2、已知材料SiO2為研究對象，進(jìn)行了大量的仿真和實驗分析，旨在驗證表征方法和表征結(jié)構(gòu)的準(zhǔn)確性，為下一步表征未知薄膜做準(zhǔn)備。本文主要進(jìn)行了以下工作：
　?。?）進(jìn)行了SiO2薄膜的制備，選用最適合的溶膠-凝膠法進(jìn)行薄膜的制備。然后進(jìn)行了S參數(shù)的測量與仿真，將測量值和仿真值進(jìn)行擬合，結(jié)果表明，測量值和仿真值可以很好地擬合，證明了測量和仿真的一致性以及仿真的準(zhǔn)確性。
　?。?）進(jìn)行了大量的仿真，分析了回波損耗和插入損耗兩個特征參量，

3、探索損耗的影響因素以及影響方式，找尋在一定條件下特性的臨界值，以及實際情況下影響因素與特性之間的權(quán)衡。結(jié)果表明，加入電導(dǎo)率較大的金屬材料作為頂部金屬，可以有效改善器件的特性；確定了中心導(dǎo)體和接地線之間的間隙為10μm、中心導(dǎo)體寬度為10μm是最合適的選擇；加入合適的緩沖層，可以有效改善器件的特性；SOI、高阻硅、低阻硅三種基底中，SOI作為基底時器件的特性最優(yōu)；加入探針焊盤，會使特性惡化；CPW的衍生結(jié)構(gòu)與CPW做了簡單比較。