基于FPGA的BDPSK直接序列擴頻通信系統(tǒng)的研究.pdf

1、直接序列擴頻通信由于其出色抗干擾能力、頻帶利用率和保密性，近年來被廣泛的應(yīng)用到軍事和民用領(lǐng)域。本論文設(shè)計的通信系統(tǒng)，采用大規(guī)?？删幊踢壿嬈骷‵PGA），所設(shè)計與實現(xiàn)的擴頻通信系統(tǒng)的發(fā)射端、接收端，各模塊，包括重要的載波發(fā)生器（NCO）、各種濾波器、及數(shù)字環(huán)路濾波器、鎖相環(huán)等各模塊，都集成在一個FPGA芯片上,提高了通信系統(tǒng)的穩(wěn)定性與可靠性。本文研究了現(xiàn)有的擴頻算法，完成了發(fā)送端、接收端各個模塊的設(shè)計與調(diào)試，具體所做的工作如下：

2、　　(1)結(jié)合FPGA的特點，對現(xiàn)有的擴頻碼同步方法進行了優(yōu)化和改進，提出了一種便于FPGA器件實現(xiàn)的PN碼同步方法，最終完成信號的解擴?？拱自肼暷芰蛇_-25.38dB，抗單頻噪聲干擾能力可達-18.3dB。
　　(2)在載波同步電路的設(shè)計中，對傳統(tǒng)的Costas環(huán)結(jié)構(gòu)進行了改進，經(jīng)過試驗測試，節(jié)省了資源提高了同步電路的可靠性。
　　(3)在位同步電路的設(shè)計中。結(jié)合傳統(tǒng)的加扣時鐘位同步、Gardner位同步算法，提出了一種