一種基于緩存分區(qū)的線程間緩存干擾消除結(jié)構(gòu)的設(shè)計(jì)和實(shí)現(xiàn).pdf

1、傳統(tǒng)的嵌入式單線程處理器在管理多路外設(shè)的情況下存在中斷響應(yīng)延遲隨機(jī)，線程切換開(kāi)銷大的問(wèn)題。硬件多線程處理器通過(guò)多個(gè)硬件線程并行執(zhí)行，縮短了中斷響應(yīng)的時(shí)間，減小了線程切換開(kāi)銷，在多外設(shè)管理上具有明顯的優(yōu)勢(shì)。緩存(Cache)作為高速存儲(chǔ)器具有軟件透明，平均性能好的優(yōu)點(diǎn)，適用于硬件多線程下的多任務(wù)并行處理應(yīng)用場(chǎng)景。而通過(guò)動(dòng)態(tài)緩存分區(qū)方法可以抑制硬件多線程處理器下不同硬件線程對(duì)一級(jí)共享Cache訪問(wèn)產(chǎn)生的相互污染，提升系統(tǒng)整體性能。目前，適用

2、于多級(jí)Cache結(jié)構(gòu)的最近未使用(Not Recently Used，NRU)動(dòng)態(tài)緩存分區(qū)方法在硬件多線程處理器的一級(jí)Cache下存在命中估計(jì)不準(zhǔn)確，劃分方式復(fù)雜且無(wú)法抑制不恰當(dāng)劃分這兩方面問(wèn)題。命中估計(jì)不準(zhǔn)確導(dǎo)致硬件多線程處理器的執(zhí)行效率降低，Cache的不恰當(dāng)劃分影響線程獲得的處理器時(shí)間片。
　　本研究設(shè)計(jì)了一種改進(jìn)的動(dòng)態(tài)Cache分區(qū)方法，對(duì)命中估計(jì)方法和Cache劃分方法進(jìn)行改進(jìn)。改進(jìn)的命中統(tǒng)計(jì)分析方法采用一種基于二叉樹(shù)替

3、換策略的命中位置估計(jì)方式，該命中位置估計(jì)方式通過(guò)對(duì)二叉樹(shù)狀態(tài)值進(jìn)行簡(jiǎn)單邏輯運(yùn)算得到命中位置信息，在提高命中估計(jì)精度的同時(shí)降低硬件實(shí)現(xiàn)復(fù)雜度。結(jié)合該命中統(tǒng)計(jì)分析方法和硬件多線程處理器的特點(diǎn)，改進(jìn)的Cache分區(qū)方法采用了一種低硬件開(kāi)銷的非遍歷劃分算法來(lái)降低劃分計(jì)算時(shí)間復(fù)雜度，并通過(guò)將Cache分為可劃分區(qū)域和不可劃分區(qū)域的部分分區(qū)方式來(lái)抑制不恰當(dāng)劃分產(chǎn)生的后果，最終實(shí)現(xiàn)在不降低干擾消除能力的情況下提升硬件多線程處理器系統(tǒng)的性能。經(jīng)Mibe