兼容Wishbone總線的功耗管理通用IP接口研究.pdf

1、SOC(片上系統(tǒng)System on Chip)技術的出現(xiàn)提高了芯片的設計速度，同時制造工藝的快速發(fā)展使芯片的集成度和工作頻率得到大幅度提升。但是隨著集成芯片性能的提升，其所消耗的功耗也在急劇增長。芯片功耗增加導致電路可靠性、封裝及測試成本等問題日益突出。另外，芯片的高功耗也無法繼續(xù)滿足快速興起的移動設備應用的需求。
　　電源門控、時鐘門控等功耗管理技術是降低電路系統(tǒng)功耗的主要手段之一，但是對IP單元進行功耗管理需要有相應的管理接口

2、。標準的IP接口可以提高IP單元的模塊化程度，簡化系統(tǒng)集成的復雜度，提高SOC平臺內(nèi)核對不同IP的兼容性，是SOC設計方法學的重要技術。然而現(xiàn)有的SOC IP接口、標準總線定義中缺乏對功耗管理的支持，特別是電源門控的支持。
　　本文研究了一款基于Wishbone總線協(xié)議的功耗管理IP接口，通過對現(xiàn)有標準總線的擴展，使得Wishbone接口的IP能夠方便地接入系統(tǒng)，成為可電源/時鐘門控模塊。本文采用UPF低功耗設計流程完成了功耗管理

3、IP接口的設計和驗證工作。使掛載功耗管理IP接口的SOC系統(tǒng)隨著應用需求及能量限制的實時變化能夠動態(tài)地管理系統(tǒng)內(nèi)各IP單元的電源狀態(tài)。
　　最后將功耗管理IP接口在OR1200組成的SOC中進行功能驗證，并在實現(xiàn)上采用一款改進Wishbone接口的AES IP完成對功耗管理IP接口的物理設計。并對32nm工藝下的從RTL到版圖物理實現(xiàn)的設計、仿真驗證和功耗評估進行了實驗，采用電源門控技術對AES單元進行功耗控制時，電路中靜態(tài)功耗從