基于VMM的SCU系統(tǒng)級(jí)測(cè)試.pdf

1、在集成電路的開發(fā)過(guò)程中，測(cè)試一直處于十分重要的地位?，F(xiàn)今基于知識(shí)產(chǎn)權(quán)IP(Intellectual Property)復(fù)用的片上系統(tǒng)SOC(System On Chip)芯片項(xiàng)目開發(fā)中，測(cè)試消耗的資源（比如人力消耗、時(shí)間消耗、服務(wù)器CPU占用、硬盤內(nèi)存占用、EDA軟件license占用等）已經(jīng)占到整個(gè)項(xiàng)目開發(fā)資源的70％甚至更高。用戶需求迫使芯片越做越復(fù)雜、支持的功能越來(lái)越多，一顆SOC芯片內(nèi)部集成了多顆CPU，多顆DSP，VPU和GP

2、U，以及為了支持多種接口的互聯(lián)，需要集成多種接口IP。但市場(chǎng)的節(jié)奏又要求新產(chǎn)品推出周期越來(lái)越短，從而要求芯片研發(fā)周期進(jìn)一步壓縮，但支持的功能和各項(xiàng)性能指標(biāo)并沒(méi)有相應(yīng)降低。解決這一矛盾的根本方法就是要求工程師們更高效的工作，即采用更高效的工具和工作方法。本課題來(lái)源于單位商用研發(fā)項(xiàng)目，研究在先進(jìn)、高效的VMM(Verification Methodology Manual)測(cè)試環(huán)境下，實(shí)現(xiàn)一款應(yīng)用于智能手機(jī)平臺(tái)的模擬基帶芯片ABB(Anal

3、og Base Band)系統(tǒng)主控單元SCU(System Control Unit)的系統(tǒng)級(jí)測(cè)試。
　　首先研究先進(jìn)、高效的VMM測(cè)試技術(shù)。該部分研究VMM技術(shù)的測(cè)試架構(gòu)、特點(diǎn)以及使用該技術(shù)的完整測(cè)試流程。其次分析測(cè)試需求，對(duì)測(cè)試對(duì)象系統(tǒng)架構(gòu)及各部分控制功能、測(cè)試場(chǎng)景進(jìn)行深入分析，作為下一步開發(fā)實(shí)現(xiàn)測(cè)試點(diǎn)的唯一參考。該部分對(duì)測(cè)試對(duì)象頂層AHB(Advanced High-speed Bus)上掛載的各個(gè)模塊在整個(gè)系統(tǒng)中所處位置、

4、各模塊的功能和相互之間的握手交互進(jìn)行研究，重點(diǎn)對(duì)系統(tǒng)主控模塊SCU各測(cè)試點(diǎn)覆蓋所需的測(cè)試場(chǎng)景深入分析。然后是測(cè)試點(diǎn)的開發(fā)實(shí)現(xiàn)，基于實(shí)際測(cè)試場(chǎng)景，對(duì)測(cè)試對(duì)象各測(cè)試點(diǎn)開發(fā)測(cè)試用例完成測(cè)試。該部分根據(jù)實(shí)際測(cè)試對(duì)象的特點(diǎn)，開發(fā)了測(cè)試用例實(shí)現(xiàn)的一般結(jié)構(gòu)，對(duì)所有測(cè)試點(diǎn)的測(cè)試，均可以參考此一般結(jié)構(gòu)基于需要合理裁剪，最終覆蓋到所有測(cè)試點(diǎn)的測(cè)試。最后對(duì)測(cè)試過(guò)程中遇到的各類問(wèn)題進(jìn)行分析及解決，該部分對(duì)測(cè)試過(guò)程中遇到的各類測(cè)試環(huán)境問(wèn)題、測(cè)試代碼問(wèn)題深入挖掘根