內(nèi)存故障檢測(cè)方法的研究與優(yōu)化.pdf

1、隨著集成電路制作工藝的不斷發(fā)展和半導(dǎo)體尺寸的日益縮小，存儲(chǔ)器的密度越來越大。隨著存儲(chǔ)器密度和復(fù)雜度的快速增長，存儲(chǔ)器發(fā)生故障的概率越來越高，故障種類也越來越多，這使得存儲(chǔ)器的故障檢測(cè)面臨著巨大的挑戰(zhàn)。為了能夠檢測(cè)到更多的故障類型，存儲(chǔ)器故障檢測(cè)算法越來越復(fù)雜，檢測(cè)時(shí)間越來越長，檢測(cè)成本越來越大。另外，過去絕大部分檢測(cè)方法都是針對(duì)嵌入式存儲(chǔ)器而設(shè)計(jì)的內(nèi)建自測(cè)試技術(shù)。內(nèi)建自測(cè)試技術(shù)是在芯片電路內(nèi)部建立測(cè)試控制結(jié)構(gòu)，通過硬件功能對(duì)嵌入式存儲(chǔ)器

2、進(jìn)行全面的檢測(cè)。這種方法更適用于嵌入式存儲(chǔ)器的故障檢測(cè)，并不適用于PC機(jī)。在日常生活中，PC機(jī)存儲(chǔ)器經(jīng)常發(fā)生故障。為了滿足PC機(jī)存儲(chǔ)器故障檢測(cè)的需求，準(zhǔn)確而快速的PC機(jī)存儲(chǔ)器故障檢測(cè)方法顯得尤為重要。
　　 針對(duì)以上問題，本文提出了兩種適用于PC機(jī)內(nèi)存檢測(cè)的快速檢測(cè)方案。
　　 第一種方案：是利用Cache加快內(nèi)存檢測(cè)速度的方案。論文詳細(xì)分析了Cache對(duì)內(nèi)存故障檢測(cè)的影響，得出結(jié)論:對(duì)于單操作March單元可以使用Ca

3、che來加快算法的檢測(cè)速度。文章分析了MATS+、March X算法和Cache原理，提出了March Cache算法。實(shí)驗(yàn)結(jié)果表明:與其他復(fù)雜的March類算法相比，該算法犧牲了部分耦合故障，但大大減少了內(nèi)存檢測(cè)時(shí)間。其故障覆蓋率不低于MATS+和March X算法，檢測(cè)速度比MATS+算法提高了4.3倍，比March X算法提高了6.0倍。
　　 第二種方案：是結(jié)合硬件特征的并行內(nèi)存故障檢測(cè)方案。該方案包含兩種并行內(nèi)存檢測(cè)方

4、法:一個(gè)是根據(jù)DDR2的結(jié)構(gòu)和工作原理而設(shè)計(jì)的芯片級(jí)并行，可以并行檢測(cè)一個(gè)DDR2內(nèi)部的多個(gè)內(nèi)存芯片;另一個(gè)是根據(jù)訪存控制器的結(jié)構(gòu)和工作原理而設(shè)計(jì)的訪存控制器級(jí)并行，可以并行檢測(cè)多個(gè)DDR2內(nèi)存條。實(shí)驗(yàn)結(jié)果表明:對(duì)于芯片級(jí)并行，訪存帶寬越大（即并行檢測(cè)的芯片個(gè)數(shù)越多）并行檢測(cè)效果越好，從一個(gè)芯片到并行檢測(cè)8個(gè)芯片，內(nèi)存的檢測(cè)時(shí)間幾乎是呈線性遞減的。對(duì)于訪存控制器級(jí)并行，訪存控制器數(shù)量越多并行檢測(cè)效果越好，從一個(gè)LMC到2個(gè)LMC，內(nèi)存的