

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、MIPS是世界上很流行的一種RISC處理器,它采用精簡(jiǎn)指令系統(tǒng)來(lái)設(shè)計(jì)芯片。和英特爾采用的復(fù)雜指令系統(tǒng)相比,RISC具有設(shè)計(jì)更簡(jiǎn)單、設(shè)計(jì)周期更短等優(yōu)點(diǎn),并可以應(yīng)用更多先進(jìn)的技術(shù),開發(fā)更快的下一代處理器。
MIPS處理器在嵌入式領(lǐng)域得到了廣泛的應(yīng)用,因此設(shè)計(jì)更加高效的MIPS處理器有著重要的實(shí)用價(jià)值和經(jīng)濟(jì)意義。本文以MIPS處理器作為研究對(duì)象,以提高處理器的性能為目標(biāo),主要實(shí)現(xiàn)了具有六級(jí)流水線的64位MIPS處理器。具體工作包含以
2、下方面:
第一,研究了MIPS64指令集與MIPS32指令集的兼容性問(wèn)題。分析了傳統(tǒng)的五級(jí)流水線處理器的時(shí)序瓶頸,提出六級(jí)流水線處理器的設(shè)計(jì)思路。對(duì)六級(jí)流水線處理器中的數(shù)據(jù)沖突和控制沖突的問(wèn)題進(jìn)行簡(jiǎn)要描述,并給出解決方案,最終基于MIPS64指令集的子集實(shí)現(xiàn)一個(gè)完整的六級(jí)流水線的MIPS處理器。
第二,在Modelsim中使用設(shè)計(jì)好的指令序列對(duì)處理器進(jìn)行功能仿真。采用Quartus II對(duì)處理器設(shè)計(jì)進(jìn)行邏輯綜合。處理
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于MIPS64指令子集的RISC處理器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于MIPS指令集的RISC微處理器控制模塊的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于MIPS指令集的RISC微處理器數(shù)據(jù)通路的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于ARMv4指令集的微處理器設(shè)計(jì).pdf
- 一種兼容MIPS32指令集的32位軟核處理器設(shè)計(jì).pdf
- RISC處理器指令Cache設(shè)計(jì)及其優(yōu)化.pdf
- 簡(jiǎn)指令微處理器(RISC)的全流程設(shè)計(jì).pdf
- 基于ARMv4指令集的32位RISC微控制器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于mips多周期微處理器的設(shè)計(jì)與實(shí)現(xiàn)
- RISC處理器中IMMU的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 一種RISC處理器指令集模擬器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的32位RISC處理器設(shè)計(jì)與實(shí)現(xiàn).pdf
- 64位MIPS微處理器的模塊設(shè)計(jì)和FPGA驗(yàn)證.pdf
- 32位RISC微處理器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的32位RISC微處理器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 64位RISC處理器的結(jié)構(gòu)設(shè)計(jì)及仿真.pdf
- 基于RISC的微處理器研究與設(shè)計(jì).pdf
- 基于RISC體系結(jié)構(gòu)的處理器設(shè)計(jì)與RTL級(jí)實(shí)現(xiàn).pdf
- 基于RISC處理器的低功耗設(shè)計(jì)與研究.pdf
- 64位RISC微處理器的低功耗設(shè)計(jì)和后端設(shè)計(jì).pdf
評(píng)論
0/150
提交評(píng)論