一種嵌入式Flash存儲器的內(nèi)建自測試電路的設(shè)計(jì).pdf_第1頁
已閱讀1頁，還剩69頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、當(dāng)今眾多SoC芯片都會使用FLASH存儲器，而且存儲器容量正在不斷增加，這給芯片的測試工作帶來很多困難。時至今日，業(yè)界已經(jīng)為測試嵌入式存儲器開發(fā)了很多算法。不過，由于FLASH存儲器的擦寫周期長，需要對一般的算法加以取舍和改進(jìn)。
　　本論文的撰寫背景是為華虹NEC公司EF130工藝的FLASH設(shè)計(jì)一套測試方法，決定采用內(nèi)建自測試(BIST)電路，可以根據(jù)測試要求選擇使用MSCAN算法、棋盤格算法、對角線算法。為了節(jié)省芯片引腳，采用

2、串并轉(zhuǎn)換電路將串行輸入的測試信號轉(zhuǎn)成并行信號施加到待測電路。
　　文章首先通過闡述芯片測試的原理來引出測試的一般方法，然后介紹存儲器測試的特點(diǎn)和故障模型;接下來闡述FLASH存儲器的擦寫機(jī)制，然后介紹一下被測試FLASH的特征;接著交代設(shè)計(jì)方案的制定過程和完成設(shè)計(jì)的具體方法，通過編寫verilog代碼來實(shí)現(xiàn)設(shè)計(jì)，最后仿真代碼，通過驗(yàn)證。
　　經(jīng)過芯片流片后測試，到達(dá)了預(yù)定的要求，verilog代碼以軟核形式已經(jīng)交付客戶使用。

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論