高能物理實驗高速光纖驅動器ASIC芯片設計.pdf

1、高能物理實驗的電子學設備很多都安裝在探測器附近，實驗所產生的大量粒子及輻照嚴重影響周圍電子學設備的正常工作。ATLAS探測器是高能物理實驗LHC的一個重要部分，其所有的電子學設備都有抗輻照需求。在商業(yè)產品無法滿足抗輻照要求的情況下，相應的抗輻照專用集成電路(Application Specific Integrated Circuit，ASIC)芯片設計就成了探測器設計的一個重要方向。
　　 千兆光收發(fā)器(GigaBit Tra

2、nsceiver，GBT)是歐洲核子研究中心(CERN)采用0.13μm CMOS工藝設計的一系列抗輻照光纖通信芯片，是目前最快最好的抗輻照光纖通信芯片，理論通信速率達到5 Gbps。而ATLAS探測器液氬量能器光纖鏈的升級已經戰(zhàn)略性的將速度指標提升到8 Gbps，GBT的系列芯片不能滿足需求，光纖鏈升級出現(xiàn)重要功能芯片的缺口。
　　 本論文以ATLAS探測器液氬量能器光纖鏈升級為出發(fā)點，選取其中光輸出器件——垂直腔面發(fā)射激光器

3、(VCSEL)的驅動器芯片作為切入點，進行了一系列VCSEL驅動器芯片的設計以滿足光纖鏈升級的抗輻照和速度需求。
　　 本文首先闡述了粒子輻照與半導體器件的作用機制和影響分類，給出了常見的輻照加固手段，并最終確定采用某商用0.25μm藍寶石上的硅(Silicon on Sapphire，SOS) CMOS工藝作為抗粒子輻照方案。隨后，本文給出了理論數(shù)據(jù)傳輸高達8 Gbps的抗輻照VCSEL驅動器LOCld和VCSEL陣列驅動器L

4、OCld4的設計與實現(xiàn)和相應的數(shù)字化控制升級設計。
　　 為克服0.25μm SOS CMOS工藝帶來的速度限制，驅動器設計中采用了多種帶寬擴展的方法。其中采用全CMOS晶體管設計的有源電感并聯(lián)峰化結構是帶寬擴展的核心技術，其不僅峰化效果好、占用面積小、峰化強度可調，還可以克服工藝角不確定性和溫度變化帶來的影響。
　　 初步的測試表明，LOCld設計中所采用的帶寬擴展技術功能正常。在設計目標的8 Gbps數(shù)據(jù)率下，示波器

5、光接收模塊上得到的傳輸總抖動小于30 ps，且在10 Gbps數(shù)據(jù)率、10-12的誤碼率標準下可以通過長時間誤碼率測試(15小時，誤碼率1.11×10-14)。LOCld的設計非常成功，相應指標超過設計預期，遠超GBT中VCSEL驅動器GBLD的速度指標。
　　 本文還率先采用SMIC65 nm CMOS工藝進行了10 Gbps VCSEL及陣列驅動器的設計。65 nm CMOS的超薄柵極氧化層為抗輻照提供了保證，且驅動器的較大

6、晶體管面積也增強了抗輻照性能。初步測試結果顯示設計功能是成功的，待經過更詳細的抗輻照測試證實其抗輻照性能，該設計將成為首款采用65 nmCMOS工藝設計的高速抗輻照芯片，為65 nm CMOS工藝在抗輻照芯片設計領域的應用開啟先河。
　　 另外，利用數(shù)字電路時鐘抖動和亞穩(wěn)態(tài)技術，本文還實現(xiàn)了一款數(shù)據(jù)產生率高達1 Gbps的真隨機數(shù)產生器。經初步測試，該設計的隨機數(shù)產生機理工作正常，有隨機性輸出。再經過后期的真隨機數(shù)質量統(tǒng)計測試后

7、，該真隨機數(shù)發(fā)生器將成為目前數(shù)據(jù)產生率最高的真隨機數(shù)發(fā)生器。
　　 本論文的創(chuàng)新點主要表現(xiàn)在如下幾個方面:
　　 1.本文采用0.25μm SOS CMOS工藝設計了一款理論速度高達8 Gbps數(shù)據(jù)率的高速抗輻照VCSEL驅動器LOCld。LOCld的實測指標已經遠超當今高能物理領域數(shù)據(jù)率最高的抗輻照VCSEL驅動器GBLD。
　　 2.LOCld設計采用全CMOS器件有源電感并聯(lián)峰化結構克服了ASIC芯片中無源