基于余數系統的雙通道濾波器的研究.pdf

1、在當代數字信號處理領域，數字濾波器得到了越來越廣泛的應用，而雙通道濾波器以其優(yōu)越的性能，成為人們應用與研究的重點之一。目前，在合成孔徑雷達，視頻驅動器，音頻驅動器，自適應濾波等科研領域，雙通道濾波器都得到了很好的應用。然而，傳統二進制系統下的數字濾波器在超高速信息流的場合，越來越難以同時滿足實時性和高精度的雙重要求，其原因在與：在二進制補碼系統中，加法運算的進位鏈傳播延時無法得到有效克服，而加法器是數字運算的基礎，數字信號處理中兩個基本

2、的模塊之一---乘法器---也是由加法器構成的。如果加法運算的延時過大的話，整個系統的性能將受到極大的制約。為提高加法器的性能，人們提出了超前進位加法器、進位保留加法器、并行前綴加法器等各種優(yōu)化加法性能的加法器結構，這些結構的加法器雖然在運算速度上得到一定程度的提高，卻是以增大芯片面積為代價，并衍生出另外一個日益突出的矛盾---功耗。因而在數字信號處理中，努力提高加法器和乘法器的運算效率，一直是人們不懈努力的方向。余數系統以其天然的并行

3、特性、較強的差錯控制和糾錯能力為數字信號處理器的設計提供了全新的思路。
　　本文針對余數系統下濾波器設計最為重要的模塊---模乘法器----的設計，提出了自己一套方法，該方法克服了傳統的乘法器設計過程中部分積過多，導致運算延時較大的缺點。該方法在ALTERA公司的cycloneii系列FPGA芯片下得到驗證，試驗結果取得了較好的效果。傳統二進制乘法器設計采用的編碼方法最為常用的是BOOTH編碼，BOOTH編碼雖然優(yōu)越，但仍然囊括一

4、些不必要的運算，譬如’0’，在實際的乘法運算過程中是不參加運算的，這些不必要的運算，完全可以通過優(yōu)化編碼的方法加以消除。本文采用的BOOTH編碼和CSD編碼相結合的編碼方式（筆者稱之為BOOTH/CSD混合編碼）就在一定程度上克服了BOOTH編碼的不足。余數系統中另外一個亟待解決的問題是如何高效地實現后向轉換器，所謂的后向轉換器，指的是，從余數系統到二進制系統之間的轉換單元，之所以要進行轉換是因為余數系統是一個無權值數值表征系統，單純從

5、該系統的數值表示中人們無法直觀的獲取信息的大小、正負及奇偶等相關信息。在大規(guī)模集成電路設計中，數據溢出也是一個重要的處理環(huán)節(jié)，縮放技術是處理溢出的一種重要的算法，在二進制系統中，我們通?？梢酝ㄟ^位擴展和截位運算來保證計算結果的正確性，同樣，在余數系統中，也可以采用類似的縮放技術。但余數系統下的縮放技術相對要復雜的多，至今仍沒有高效的算法實現，這也限制了余數系統在大規(guī)模集成電路中的應用。
　　本文不僅較為詳細地總結了余數系統目前的研