SOI功率器件的新結(jié)構研究.pdf

1、絕緣體上的硅（Silicon On Insulator，簡稱SOI）高壓集成電路（High Voltage Integrated Circuit，簡稱HVIC）憑借其隔離性能優(yōu)良、集成度高、響應速度快和抗輻照等優(yōu)點在智能功率集成電路（Smart Power IC，簡稱SPIC）中得到廣泛的應用。SOI功率器件是整個SOI HVIC的基礎，是近年來研究的熱點。而耐壓與比導通電阻是 SOI功率器件兩個至關重要的參數(shù)，在設計時必須給予很好的兼

2、顧。其中， SOI功率器件的耐壓問題主要是由于在器件中引入了介質(zhì)層，使得耗盡區(qū)不能向襯底擴散而造成的縱向耐壓限制，引起整個器件耐壓值偏低。而 SOI功率器件的比導通電阻問題，則是因為在追求小的比導通電阻時，常常會造成器件耐壓值降低，因此在設計 SOI功率器件時，必須保證在高耐壓值的前提下，降低器件的比導通電阻。
　　針對上述問題，本文做了大量的研究工作，主要可以概括為以下幾個方面：
　　第一，結(jié)合介質(zhì)場增強理論與降低體內(nèi)電場

3、（ Reduced BULk Field，簡稱REBULF）理論，提出了非耗盡浮空層（Non-depletion Floating Layer，簡稱NFL）調(diào)制電場機理。該機理的主要思想是在傳統(tǒng)的 SOI功率器件中引入了一層高濃度摻雜的埋層，該埋層在器件耐壓時不會被耗盡，形成了一層等勢體層，該等勢體層電位較高，并且其中電場為零，此時該等勢體層可以被看作金屬。因此器件在耐壓時，該等勢體層對SOI層中的電場進行調(diào)制，使得SOI層中的電場得以

4、均勻分布。同時，該等勢體層向下形成等勢體層（金屬）—埋氧層—襯底（Metal–Insulator–Semiconductor，簡稱 MIS）結(jié)構。在等勢體層與埋氧層界面處形成了大量的空穴，埋氧層中的電場因此得到了顯著的增強，器件耐壓得以提高?；诖藱C理，提出了一種非耗盡浮空層N型溝道SOI LDMOS結(jié)構。并且該結(jié)構在耐壓時，等勢體層被鉗制到固定電位，使得埋氧層可以無限減薄，此時只需考慮SiO2的臨界電場，避免器件在埋氧層中發(fā)生擊穿，因

5、為SiO2的臨界電場遠高于硅，因此可以把埋氧層減得很薄。這種現(xiàn)象可以很好地緩解 SOI功率器件中的自熱效應。在等勢體層與埋氧層界面處形成的大量空穴在器件耐壓時有效地屏蔽了背柵壓對器件耐壓值的影響，使得器件便于集成到電路中。
　　第二，針對 SOI功率器件縱向耐壓低的問題，提出一種新的耐壓機理，該機理在本文中被稱為等效雙倍埋氧層厚度機理。該機理的主要思想是把傳統(tǒng) SOI功率器件中的埋氧層一分為二，并在埋氧層的下方引入高濃度摻雜的埋層

6、，作為電勢連續(xù)的載體，使得在不增加埋氧層厚度的情況下，器件的等效埋氧層厚度變?yōu)榱嗽瓉淼膬杀?，因此在理想狀況下，器件的縱向耐壓幾乎可以提高一倍?；谠摍C理，提出了一種非耗盡電勢嵌位層（Non-depletion Potential Clamped Layer，簡稱NPCL）P型溝道SOI LDMOS結(jié)構。該結(jié)構的耐壓值相比于傳統(tǒng)結(jié)構提高了55％，并且比導通也大幅度下降。
　　第三，針對 SOI功率器件比導通電阻的問題，提出了電荷補償

7、的雙介質(zhì)槽與多介質(zhì)槽 N型溝道 SOI LDMOS結(jié)構。這兩種結(jié)構原理相同，都是在增強的RESURF效應下，根據(jù)電荷補償原理引入了復合緩沖層（Composite Buffer layer，簡稱CB層），增加了漂移區(qū)中的濃度，該器件在保持高耐壓值的同時，得到了很小的比導通電阻。
　　第四，同樣針對 SOI功率器件比導通電阻的問題，提出了一種超級高介電常數(shù)（高K）SOI超結(jié)LDMOS結(jié)構。該結(jié)構將高K材料與超結(jié)結(jié)構相結(jié)合，在保持器件高