基于ATA硬盤的圖像存儲(chǔ)和顯示系統(tǒng)研究.pdf

1、隨著視頻監(jiān)控在日常生活的普及和應(yīng)用，對(duì)監(jiān)控系統(tǒng)的成本、傳輸速率、傳輸?shù)目煽啃院头€(wěn)定性等提出了越來(lái)越高的要求，系統(tǒng)設(shè)備的通用性，兼容性，后期維護(hù)和擴(kuò)容的方便性也是必須考慮的問(wèn)題。論文以安防視頻監(jiān)控系統(tǒng)存儲(chǔ)和顯示作為研究對(duì)象，深入研究了輸入圖像數(shù)據(jù)的緩沖、存儲(chǔ)、回讀和顯示等問(wèn)題，為今后安防視頻監(jiān)控系統(tǒng)應(yīng)用的開發(fā)和實(shí)現(xiàn)高速圖像數(shù)據(jù)獲取與顯示奠定基礎(chǔ)。
　　本文首先簡(jiǎn)要介紹了安防視頻監(jiān)控系統(tǒng)存儲(chǔ)和顯示的必要性和重大意義，對(duì)ATA硬盤存儲(chǔ)發(fā)

2、展現(xiàn)狀，以及VGA顯示技術(shù)應(yīng)用范圍和概況做了介紹，然后對(duì)系統(tǒng)進(jìn)行了總體設(shè)計(jì)，最后對(duì)各部分進(jìn)行了設(shè)計(jì)并進(jìn)行了仿真驗(yàn)證。
　　在監(jiān)控系統(tǒng)中，為提高ATA接口硬盤存儲(chǔ)空間的利用率，需把多路圖像數(shù)據(jù)進(jìn)行單路位寬變換和多路拼接后再存儲(chǔ)，并且外部輸入的連續(xù)數(shù)據(jù)流速率和ATA硬盤的斷續(xù)寫入操作不同步，需要進(jìn)行數(shù)據(jù)緩沖以避免數(shù)據(jù)存儲(chǔ)錯(cuò)誤，此要耗費(fèi)大量的時(shí)序和存儲(chǔ)資源;由于FPGA內(nèi)部資源數(shù)量大時(shí)價(jià)格及其昂貴，CPLD和外部FIFO價(jià)格相對(duì)便宜，故

3、采用CPLD加FIFO的數(shù)據(jù)緩沖方式，F(xiàn)PGA僅完成與ATA接口硬盤接口的存儲(chǔ)時(shí)序控制。另外可通過(guò)USB2.0控制芯片進(jìn)行ATA接口硬盤中的圖像數(shù)據(jù)回讀，檢查已經(jīng)存儲(chǔ)數(shù)據(jù)的正確性。
　　在VGA顯示部分，首先采用FPGA從ATA硬盤中讀出圖像數(shù)據(jù)，進(jìn)行數(shù)據(jù)拆分后以行為單位送入外部FIFO中進(jìn)行緩存，然后采用SRAM內(nèi)部分區(qū)的方式進(jìn)行以幀為單位的圖像數(shù)據(jù)緩存，高速間歇方式寫入和讀出SRAM中數(shù)據(jù)，并使用FPGA內(nèi)部的FIFO實(shí)現(xiàn)SR

4、AM讀出數(shù)據(jù)緩沖，最后以整幀連續(xù)數(shù)據(jù)流的方式輸出，經(jīng)VGA接口芯片轉(zhuǎn)換為模擬信號(hào)后即可送入監(jiān)視器進(jìn)行顯示。
　　針對(duì)視頻監(jiān)控圖像數(shù)據(jù)存儲(chǔ)和顯示的特點(diǎn)，采用可編程邏輯器件(包括FPGA和CPLD)設(shè)計(jì)了相應(yīng)的數(shù)據(jù)存儲(chǔ)和顯示方案，系統(tǒng)靈活易滿足不同的應(yīng)用需求，解決了ATA硬盤的存儲(chǔ)數(shù)據(jù)寬度和輸入數(shù)據(jù)不一致及寫入操作不同步問(wèn)題，克服了ATA硬盤的存儲(chǔ)數(shù)據(jù)寬度和輸出數(shù)據(jù)不一致且讀出操作不同步問(wèn)題，從而滿足高速連續(xù)數(shù)據(jù)流不間斷存儲(chǔ)并即時(shí)顯示