綜合傳感網(wǎng)傳送層FPGA試驗(yàn)節(jié)點(diǎn)設(shè)計(jì)與實(shí)現(xiàn).pdf_第1頁(yè)
已閱讀1頁(yè),還剩93頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、綜合傳感網(wǎng)(ISN)是一種具有感知、數(shù)據(jù)傳送、業(yè)務(wù)處理能力的綜合網(wǎng)絡(luò)。ISN傳送層傳送與控制網(wǎng)絡(luò)數(shù)據(jù)資源,實(shí)現(xiàn)ISN感知層的接入和網(wǎng)絡(luò)節(jié)點(diǎn)及網(wǎng)間的互連。ISN傳送層傳送節(jié)點(diǎn)是實(shí)現(xiàn)ISN感知層傳感器接入、數(shù)據(jù)成幀及業(yè)務(wù)層接入的關(guān)鍵。本文主要研制基于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)的ISN傳送層試驗(yàn)節(jié)點(diǎn)。
  本文首先介紹了ISN傳送層的功能架構(gòu),分析了傳送層傳送節(jié)點(diǎn)功能需求,接著介紹了試驗(yàn)節(jié)點(diǎn)硬件電路研制需要的賽靈思Virtex-5 F

2、PGA、開(kāi)發(fā)工具(ISE平臺(tái))及高速接口等相關(guān)技術(shù)。在此基礎(chǔ)上,結(jié)合信號(hào)完整性分析優(yōu)化設(shè)計(jì)了ISN傳送層試驗(yàn)節(jié)點(diǎn),包括電源、核心傳送處理、感知接口、業(yè)務(wù)接口及網(wǎng)絡(luò)接口等硬件模塊,研制出試驗(yàn)節(jié)點(diǎn)硬件電路。采用邏輯分析儀測(cè)試各硬件模塊以及接口的傳輸功能,結(jié)果表明,試驗(yàn)節(jié)點(diǎn)硬件電路可正常工作。
  最后,研究了快速外部組件互聯(lián)(PCIE)的直接內(nèi)存訪問(wèn)(DMA)模式及PCIE數(shù)據(jù)包結(jié)構(gòu),并在此基礎(chǔ)上對(duì)PCIE接口的兩種DMA傳輸模式(B

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論