基于類(lèi)ARM指令集的嵌入式片上系統(tǒng)驗(yàn)證.pdf

1、伴隨著設(shè)計(jì)規(guī)模的不斷擴(kuò)大和工藝水平的日益提高，集成電路技術(shù)正在飛速發(fā)展。一方面，客戶(hù)的需求日益多樣化，對(duì)芯片的設(shè)計(jì)要求越來(lái)越高，另一方面，芯片設(shè)計(jì)廠商為了利潤(rùn)最大化，不斷縮短設(shè)計(jì)制造周期，這就勢(shì)必給芯片設(shè)計(jì)帶來(lái)更大的難度和挑戰(zhàn)，產(chǎn)生錯(cuò)誤的幾率也會(huì)隨之增大，那么如何確保集成電路芯片正?？煽康倪\(yùn)行，保證設(shè)計(jì)的一致性和正確性，是驗(yàn)證工程師正在面臨的一個(gè)嚴(yán)峻難題，也同樣是芯片設(shè)計(jì)是否成功的關(guān)鍵所在。
　　論文依托一款正在設(shè)計(jì)的3D集成電路

2、芯片（基于Cortex-M3處理器）。通過(guò)學(xué)習(xí)與芯片驗(yàn)證相關(guān)的原理、技術(shù)、設(shè)計(jì)，在設(shè)計(jì)過(guò)程中，對(duì)該芯片進(jìn)行驗(yàn)證。其中重點(diǎn)研究了高質(zhì)量測(cè)試激勵(lì)的生成以及驗(yàn)證覆蓋率的評(píng)估與分析。
　　本論文在簡(jiǎn)單闡述了集成電路設(shè)計(jì)流程的基礎(chǔ)上，對(duì)當(dāng)今主流的驗(yàn)證技術(shù)方法進(jìn)行了研究和分析，并結(jié)合具體的“3D芯片”工程項(xiàng)目，確定了以模擬驗(yàn)證為本論文的研究方法。本論文的主要研究工作如下:
　　1.芯片的模塊驗(yàn)證。采用矩陣計(jì)算的方法驗(yàn)證ALU部件，并設(shè)計(jì)

3、測(cè)試激勵(lì)對(duì)SysTick定時(shí)器中斷、外部中斷、SPI的兩種工作模式以及UART收發(fā)數(shù)據(jù)等功能進(jìn)行詳細(xì)驗(yàn)證。
　　2.芯片的整體性驗(yàn)證。采用經(jīng)典測(cè)試激勵(lì)Dhrystone對(duì)系統(tǒng)進(jìn)行性能測(cè)試，將測(cè)試結(jié)果與成品STM32做比較。此外，通過(guò)計(jì)算器程序?qū)π酒鞔竽K進(jìn)行了綜合驗(yàn)證。最后設(shè)計(jì)演示系統(tǒng)證明了硬件檢查點(diǎn)的可行性。以上三種應(yīng)用程序都對(duì)芯片的整體性功能進(jìn)行了充分的驗(yàn)證。
　　3.指令覆蓋率的評(píng)估與分析。利用工程中的tarmac模