快速高穩(wěn)定性九管SRAM單元電路研究.pdf

1、當前SoC系統(tǒng)中為了提高系統(tǒng)性能都會內嵌各種存儲器，尤其是靜態(tài)隨機存取存儲器電路由于兼容標準的CMOS工藝成為嵌入式存儲器的首選。這些存儲單元不論是在芯片面積還是功耗上都占有非常大的比重，它們的性能決定了整個系統(tǒng)的性能。在SoC系統(tǒng)中設計一塊高性能的SRAM電路是至關重要的。傳統(tǒng)的六管SRAM存儲單元，采用直接存取機理進行讀操作。在讀操作過程中，數(shù)據(jù)存儲點通過存取晶體管直接與位線相接，由于分壓和外部噪聲的影響，存儲的數(shù)據(jù)很不穩(wěn)定。改良型

2、的七管SRAM單元結構特別針對六管 SRAM單元讀操作破壞問題，采用數(shù)據(jù)存儲點與位線分離的方法，消除了電壓分壓以及外部噪聲的問題，其穩(wěn)定性得到顯著提升。然而，由于只有一個存取NMOS管用于寫操作，加上閾值電壓損失的作用，其寫操作的穩(wěn)定性及速度不能達到要求。
　　本文研究了一種新型的九管SRAM單元，很好地解決了六管的讀操作破壞問題和七管SRAM單元的寫操作問題，并且運用HSPICE軟件對這幾種SRAM單元結構的讀操作延時、寫操作余