高性能DSP IP設計與驗證.pdf_第1頁
已閱讀1頁，還剩68頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、集成電路是信息產(chǎn)業(yè)的基礎，隨著信息產(chǎn)業(yè)的飛速發(fā)展，集成電路也呈現(xiàn)出快速發(fā)展的態(tài)勢，而以軟/硬件的協(xié)同設計、IP核復用和超亞微米為技術支撐的SoC設計已經(jīng)成為目前集成電路的發(fā)展方向，是集成電路的主流技術。
　　 本課題致力于研究開發(fā)一款高性能的數(shù)字信號處理器(DSP)知識產(chǎn)權(IP)核，采用全正向的設計方法，從系統(tǒng)的頂層架構開始、到關鍵子模塊的設計等等，其中包含系統(tǒng)架構，資源配置、內部總線、存儲策略、4級流水線、32位指令集、32

2、位算術邏輯運算單元(ALU)、32位浮點乘法器(MPY)以及輔助地址運算單元(ARAU)等方面的研究，本論文主要圍繞這幾個方面進行闡述如何設計一款高性能的數(shù)字信號處理器知識產(chǎn)權核。
　　 本課題是基于著名集成電路前端設計公司Synopsys開發(fā)的EDA工具—Processor Designer（簡稱PD）進行指令集與系統(tǒng)架構設計。采用Verilog HDL硬件語言實現(xiàn)32位算術邏輯運算單元(ALU)、32位浮點乘法器(MPY)以

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論