

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、HMMer是廣泛應(yīng)用的生物信息學(xué)開源軟件工具包,它提供了對基因和蛋白質(zhì)進(jìn)行分類與匹配的一系列工具集。P7Viterbi是HMMer的核心函數(shù),由兩層嵌套循環(huán)實(shí)現(xiàn)了計(jì)算密集型算法Plan7 HMM。雖然算法具有很強(qiáng)的并行潛力,但受限于CPU的串行本質(zhì),HMMer在常規(guī)平臺上運(yùn)行十分耗時(shí)。
FPGA技術(shù)近年來有了巨大的發(fā)展,基于FPGA和CPU的異構(gòu)系統(tǒng)得到了學(xué)術(shù)界的廣泛關(guān)注,大量的學(xué)者正在對其計(jì)算能力、適用范圍、開發(fā)流程、耦
2、合方式、應(yīng)用前景進(jìn)行廣泛的研究。FPGA-CPU異構(gòu)系統(tǒng)可以發(fā)掘Plan7HMM算法的并行性,目前主要有兩類:(1)并行執(zhí)行多個核心函數(shù),(2)簡化運(yùn)算以實(shí)現(xiàn)對單個核心函數(shù)的并行運(yùn)算。后者對單個函數(shù)進(jìn)行并行運(yùn)算,但運(yùn)算的簡化導(dǎo)致精度的下降。因此,本文在不簡化運(yùn)算的前提下提出了一種可以適應(yīng)Plan7 HMM的數(shù)據(jù)依賴特性的基于脈動陣列的并行運(yùn)算結(jié)構(gòu),并且使用PCI Express總線以松耦合方式實(shí)現(xiàn)了加速系統(tǒng)。
本文首先總結(jié)
3、了對HMMer進(jìn)行加速的常用方法并分析其優(yōu)缺點(diǎn),并選擇并行度較高、加速潛力較大的CPU-FPGA協(xié)同工作方式作為加速方式;分析了FPGA實(shí)現(xiàn)高性能計(jì)算的可行性和CPU-FPGA耦合方式的優(yōu)缺點(diǎn),并選擇外部總線方式作為本文的耦合方式。其次,介紹了HMMer采用的Plan7HMM的基本原理;對HMMer進(jìn)行性能分析,從而確定對Plan7 HMM進(jìn)行實(shí)現(xiàn)的P7Viterbi函數(shù)為系統(tǒng)的核心函數(shù)。然后,提出了適合數(shù)據(jù)依賴特性的并行運(yùn)算的脈動結(jié)構(gòu)
4、,提出了并行數(shù)據(jù)提供方案來解決數(shù)據(jù)的并行訪問,提出了運(yùn)算切分機(jī)制來解決運(yùn)算單元規(guī)模與計(jì)算規(guī)模不匹配的問題,提出了“自動重算”機(jī)制來解決阻礙計(jì)算并行的“回邊”問題。再次,在FPGA實(shí)現(xiàn)過程中,應(yīng)用并行化、流水化和參數(shù)化技術(shù)提高了系統(tǒng)的吞吐率和可移植性。最后,對系統(tǒng)的性能進(jìn)行了分析并提出本文存在的不足與改進(jìn)的方向。
實(shí)驗(yàn)表明,本文所設(shè)計(jì)的系統(tǒng)具有很高的效率和很好的可移植性。當(dāng)采用Virtex5110T芯片時(shí),每個運(yùn)算單元的平均
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于Openflow協(xié)議的FPGA網(wǎng)絡(luò)加速器系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的并行加速實(shí)驗(yàn)平臺原型設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的深度學(xué)習(xí)加速器設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的RLC用戶平面加速實(shí)現(xiàn).pdf
- 基于FPGA的二維圖形加速算法的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的OpenSURF算法加速架構(gòu)的研究與實(shí)現(xiàn).pdf
- 基于FPGA的TTS系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的TCON系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的指紋比對加速卡接口模塊的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的JPEG壓縮系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的視頻顯示系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的視頻疊加系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的圖像加密系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的矩陣奇異值分解加速方案的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的圖像采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的CFAR開發(fā)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的OFDM基帶系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的超聲檢測系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的數(shù)據(jù)同步系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA振動時(shí)效系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf
評論
0/150
提交評論