遙控編解碼器ASIC的設(shè)計(jì).pdf

1、具有地址碼學(xué)習(xí)能力的多功能遙控編碼芯片(MT-5)和解碼芯片(MR-5)可以廣泛地應(yīng)用于民用和軍用領(lǐng)域里多種設(shè)備的遙控操作和遠(yuǎn)程數(shù)據(jù)傳輸。編碼芯片可以向解碼芯片傳輸?shù)刂反a學(xué)習(xí)請(qǐng)求信號(hào),解碼芯片接收到該請(qǐng)求后,進(jìn)行請(qǐng)求狀態(tài)識(shí)別和其它數(shù)據(jù)檢測(cè),再進(jìn)行地址碼學(xué)習(xí)。學(xué)習(xí)完成后,編碼芯片再向解碼芯片輸送控制功能請(qǐng)求信號(hào),解碼芯片接收到該信號(hào)后進(jìn)行請(qǐng)求狀態(tài)識(shí)別、地址碼判斷和其它數(shù)據(jù)檢測(cè),并進(jìn)行相應(yīng)的控制功能驅(qū)動(dòng)。
　　文中設(shè)計(jì)的遙控編解碼芯片

2、以數(shù)字電路為主,并含有少量的模擬電路。整個(gè)設(shè)計(jì)劃分為前端和后端設(shè)計(jì)兩大部分。按照該對(duì)芯片的功能和電氣參數(shù)的要求,前端設(shè)計(jì)采用了“自頂向下”的設(shè)計(jì)方法。首先在Quartus II環(huán)境下分別對(duì)該對(duì)芯片進(jìn)行功能模塊劃分、行為級(jí)描述、功能仿真和驗(yàn)證;然后在Tanner環(huán)境下,采用全原理圖輸入的設(shè)計(jì)方法分別對(duì)各功能模塊進(jìn)行具體的電路設(shè)計(jì)和T-Spice仿真,提出了多種設(shè)計(jì)巧妙的電路結(jié)構(gòu),精簡(jiǎn)了電路規(guī)模,優(yōu)化了電路性能;最后通過(guò)FPGA硬件驗(yàn)證,證

3、明了前端電路設(shè)計(jì)的實(shí)際可行性。后端設(shè)計(jì)在Tanner L-edit軟件中完成,嚴(yán)格按照工藝文檔及設(shè)計(jì)規(guī)則文檔編寫了相應(yīng)的工藝文件及DRC、LVS檢查文件。使用全定制的方法設(shè)計(jì)了該芯片所需的基本單元版圖庫(kù),并最終調(diào)用基本單元版圖完成了編碼芯片和解碼芯片的版圖設(shè)計(jì)。單元版圖和兩個(gè)芯片的整體版圖都通過(guò)了物理驗(yàn)證。為了縮小芯片版圖面積,版圖設(shè)計(jì)采用全手工布局布線的方法完成,最大程度上優(yōu)化了版圖面積和性能。
　　該對(duì)芯片采用5V、0.5μm