BWDSP100編譯器的研制及優(yōu)化技術研究.pdf

1、現(xiàn)代DSP處理器大多使用VLIW（超長指令字）體系結構，它主要通過挖掘指令級并行性，即將多條指令放在同一時鐘周期發(fā)射來獲得高性能處理能力，這個任務通常是由編譯器來完成的。隨著在同一時鐘周期發(fā)射數(shù)目的增加，對資源的需求也迅速增加，傳統(tǒng)上使用的集中式寄存器文件很快就達到了設計的瓶頸。為了解決這個問題，越來越多的DSP處理器采用分簇體系結構，這也給編譯器的設計帶來了巨大的挑戰(zhàn)。
　　 本文的主要工作是基于可重定向編譯基礎設施IMPAC

2、T為某研究所生產(chǎn)的一款DSP處理器BWDSP100開發(fā)C語言編譯器，并針對DSP體系結構的特點和其應用領域?qū)幾g器的優(yōu)化技術進行研究。主要包括研制和優(yōu)化兩個部分，具體的工作和貢獻如下：
　　 1.為BWDSP100制定機器描述，并實現(xiàn)機器描述驅(qū)動的編譯后端。機器描述主要通過描述目標機器的指令格式信息、資源使用信息、延遲信息和指令信息來將目標機器的指令集信息提供給編譯器。這樣編譯器的后端可以很大程度上獨立于目標機器并可以很方便的移

3、植到各種平臺。本文使用MD語言為BWDSP100編寫了機器描述文件，減少了后端開發(fā)的工作量。
　　 2.針對BWDSP100的分簇體系結構，設計分簇算法。指令分簇的主要任務是將每一條指令分配到簇上，這個過程中要考慮到指令之間的依賴關系以盡量減少分簇結束后由于指令各操作數(shù)位于不同簇上而添加的簇間轉(zhuǎn)移指令?；贒FG（數(shù)據(jù)流圖）提出了一種啟發(fā)式的指令分簇算法，并考慮體系結構的特點進行優(yōu)化，相對于傳統(tǒng)分簇算法獲得了8％的性能提升。