基于Turbo碼的協(xié)作通信系統(tǒng)高速FPGA實現(xiàn).pdf

1、近些年來,Turbo碼由于其優(yōu)異的性能已經(jīng)被廣泛采用;同時,在多址接入中繼信道中,將分集技術(shù)和網(wǎng)絡(luò)編碼技術(shù)進行結(jié)合能夠有效提升系統(tǒng)吞吐量。因此,在協(xié)作通信系統(tǒng)中應(yīng)用Turbo編碼和網(wǎng)絡(luò)編碼技術(shù),不僅可以提供可靠的傳輸,還可以提升網(wǎng)絡(luò)轉(zhuǎn)發(fā)效率,提升系統(tǒng)吞吐量。
　　本文對基于Turbo碼的聯(lián)合網(wǎng)絡(luò)-信道編碼協(xié)作通信系統(tǒng)進行了深入的理論研究,并通過FPGA實現(xiàn)了該系統(tǒng)。
　　概述了信道編碼理論和中繼傳輸技術(shù),繼而討論了Turbo

2、碼在協(xié)作通信系統(tǒng)中的應(yīng)用,針對多址接入中繼信道給出了基于Turbo碼的聯(lián)合網(wǎng)絡(luò)-信道編碼傳輸方案,在該方案中,中繼對兩個移動臺原始信息的估計值進行聯(lián)合網(wǎng)絡(luò)-信道編碼并轉(zhuǎn)發(fā)到基站,基站通過物理層和網(wǎng)絡(luò)層的迭代譯碼進一步改善系統(tǒng)譯碼性能。
　　給出了一種適用于硬件實現(xiàn)的Turbo譯碼算法。該算法引入了高基Trellis圖的概念,并結(jié)合以面積換速率的設(shè)計思想,改變了ACS電路結(jié)構(gòu),在不影響譯碼器糾錯能力的前提下,縮短了關(guān)鍵路徑,最終提升