FPGA與PC間基于PCIe和千兆以太網的通信設計.pdf

1、隨著系統(tǒng)性能、功能和帶寬的提高，高速數據采集與記錄以及其他數據處理的數據吞吐量都日益增長。因此通過研究發(fā)展新的高速接口技術來解決帶寬限制和高速傳輸這些關鍵問題是一種必然趨勢和迫切的需求。FPGA已發(fā)展成為實現(xiàn)數字系統(tǒng)的主流平臺之一，廣泛應用于信號處理及通信等各個領域。FPGA在信號處理時可并行運行，處理速度快，但不適合實現(xiàn)高精度復雜的運算處理。而PC計算機具備相當強大的計算和數據處理能力，所以通常情況下會將需要進行高精度復雜的計算交由計

2、算機負責處理。這就涉及到FPGA與PC間進行大量數據的傳輸問題，因此構建PC機與FPGA的高速數據傳輸系統(tǒng)成為當前的研究趨勢。本文根據當前研究趨勢和實際科研項目要求，對PCIe和千兆以太網進行了深入研究，并設計了PCIe DMA數據傳輸系統(tǒng)和千兆以太網數據傳輸系統(tǒng)來實現(xiàn)FPGA與PC機之間的數據通信。本文的具體工作如下：
　　1.深入研究PCIe和千兆以太網，了解PCIe和千兆以太網的技術優(yōu)勢，具體分析PCIe和千兆以太網的傳輸協(xié)

3、議，詳細說明PCIe TLP數據包格式和以太網標準數據幀格式。
　　2.完成PCIe DMA數據傳輸系統(tǒng)設計。設計方案主要包括兩大部分，分別是FPGA端Verilog邏輯模塊開發(fā)以及PC端的驅動和C應用程序開發(fā)。FPGA端基于PCIe IP Core完成了發(fā)送接收引擎模塊、寄存器讀寫控制模塊和FIFO讀寫控制模塊的設計。定義了相應模塊的接口，并分析了數據傳輸的時序。PC端采用WinDriver進行PCIe的驅動開發(fā)，并根據WinD

4、river提供的驅動API函數完成C應用程序的設計。
　　3.完成千兆以太網數據傳輸系統(tǒng)設計。設計方案也主要包括兩大部分，分別是FPGA端Verilog邏輯模塊開發(fā)以及PC端Winpcap應用程序開發(fā)。FPGA端基于嵌入式三態(tài)以太網MACIP Core，設計了發(fā)送接收引擎模塊、FIFO讀寫控制模塊和物理接口模塊。定義了相應模塊的接口，并分析了數據傳輸經過LocalLink接口和Client用戶接口上的傳輸時序。PC端采用Winpc

5、ap提供的網絡編程完成了C應用程序的設計，實現(xiàn)了捕獲FPGA端發(fā)送的數據包以及發(fā)送原始數據包至FPGA端的功能。
　　4.PCIe DMA數據傳輸系統(tǒng)和千兆以太網數據傳輸系統(tǒng)在Xilinx ML507開發(fā)板上進行了性能測試。記錄FPGA與PC間進行讀寫測試的結果，驗證這兩個系統(tǒng)的可用性和穩(wěn)定性，最后分析了影響系統(tǒng)傳輸速率的原因以及系統(tǒng)目前仍存在的不足。
　　本文設計的PCIe DMA數據傳輸系統(tǒng)和千兆以太網數據傳輸系統(tǒng)基本實