CLB總線電子系統(tǒng)極建模.pdf

1、隨著集成電路(IC)設計和工藝的不斷發(fā)展，人們已經可以把復雜的電子系統(tǒng)集成到一個芯片上，這就是所謂的片上系統(tǒng)(System on Chip，SoC)。而總線作為SoC系統(tǒng)的一部分，它負責整個系統(tǒng)的信息交互、數據傳輸和傳輸控制等重要功能。一種設計規(guī)范、功能正確的總線不僅能夠保證系統(tǒng)能夠正常、穩(wěn)定的運行，而且還能大大提升的整體的性能，這使得總線的設計與建模變得越來越重要。SoC的設計過程應該是一個軟件、硬件協(xié)同設計的過程，而傳統(tǒng)的以寄存器傳

2、輸級(RTL)建模為基礎的設計方法，只有在全部的硬件設計完成后才能進行軟件的測試和系統(tǒng)的集成，這大大的降低了開發(fā)的效率，延長了產品面市的時間，從而減小了產品的市場競爭力。
　　 SoClib是由法國TIMA Lab提供的電子系統(tǒng)級(Electronic System Level，ESL)硬件設計仿真平臺。本論文詳細介紹了在SoClib上對具有自主知識產權的CLB總線的設計?？偨Y了基于CLB總線事務級建模(Transaction

3、Level Modeling，TLM)的一套方法。CLB總線是具有自主知識產權的、32位RISC嵌入式CPU-C℃ore的SoC平臺中使用的層次化片上總線。本文采用面向對象的設計技術，使用SystemC語言設計實現(xiàn)了CLB總線的周期精確的事務級建模。為了增強所建立CLB總線IP模型的復用性，本文對其進行了標準的VCI協(xié)議的封裝，以使本IP模型可以應用到不同的SoC系統(tǒng)中。
　　 最后，本文將所建立的CLB總線的事務級IP模型與S