無線傳感器網(wǎng)絡節(jié)點SoC芯片的功能仿真與FPGA驗證.pdf

1、SoC驗證是集成電路設計中極其關鍵的環(huán)節(jié)，功能驗證是SoC驗證的重要組成部分之一。論文的主要工作是針對課題組研制的無線傳感器網(wǎng)絡節(jié)點SoC芯片，進行數(shù)字部分的功能驗證。節(jié)點SoC芯片內(nèi)嵌Cortex-M0微處理器，支持基于ZigBee協(xié)議的無線通信和AES-CCM*安全模式，使用2.4GHz工作頻段。芯片功能驗證的主要目的是保證各功能子模塊設計無誤以及數(shù)據(jù)通信滿足協(xié)議指標要求。
　　論文在分析了無線傳感器網(wǎng)絡節(jié)點SoC芯片系統(tǒng)結(jié)構(gòu)

2、的基礎上，制定了基于灰盒法的自底向上驗證方案，分別從模塊級和系統(tǒng)級對芯片進行功能驗證。在模塊級驗證時，通過分析各功能模塊的輸入數(shù)據(jù)特征，采用受限隨機生成法來構(gòu)造測試向量，以減少測試向量數(shù)量，提高驗證效率；基于事件驅(qū)動的思想，設計可綜合的系統(tǒng)控制核心單元來模擬 CPU，控制 ZigBee基帶模塊和AES安全模塊進行數(shù)據(jù)收發(fā)或加/解密；針對協(xié)處理器特點搭建驗證環(huán)境以驗證其功能的正確性。依據(jù)芯片系統(tǒng)工作流程，設計了運行于Cortex-M0的測

3、試程序，通過讀寫數(shù)據(jù)存儲器與模塊寄存器、處理中斷和封裝數(shù)據(jù)等來實現(xiàn)系統(tǒng)級驗證。同時，設計了解擴頻軟件，結(jié)合由信號發(fā)生器、XUPV5LX110T開發(fā)板、AD/DA板以及頻譜儀成的FPGA硬件驗證平臺，來驗證基于ZigBee協(xié)議2.4GHz物理層數(shù)據(jù)傳輸?shù)恼_性及系統(tǒng)功能。結(jié)果表明，基帶調(diào)制數(shù)據(jù)符合協(xié)議標準，模擬中頻信號的噪信比（EVM）小于1％，系統(tǒng)能夠正確接收并解釋符合協(xié)議標準的數(shù)據(jù)。
　　論文基于VCS工具和FPGA開發(fā)板實現(xiàn)了