

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、隨著信息時代的飛速發(fā)展,網(wǎng)絡(luò)發(fā)展日新月異,有線網(wǎng)絡(luò)是信息傳輸載體中一個必不可少的組成部分??焖僭鲩L的網(wǎng)絡(luò)帶寬不僅滿足了人們對網(wǎng)速的要求,而且還提供了一個穩(wěn)定可靠的傳輸載體。網(wǎng)絡(luò)的可靠性主要由數(shù)據(jù)傳輸過程中出現(xiàn)的丟幀率、數(shù)據(jù)糾錯能力、誤碼率等指標(biāo)來衡量。為了保證數(shù)據(jù)在接收過程中能接收到穩(wěn)定可靠的數(shù)據(jù),以及提高數(shù)據(jù)的傳輸速率,一個高性能的時鐘/數(shù)據(jù)恢復(fù)電路便是我們需要尋找的功能模塊。
本文采用一種基于PI結(jié)構(gòu)的時鐘恢復(fù)電路結(jié)構(gòu)
2、,該結(jié)構(gòu)用于10M/100Mbps以太網(wǎng)物理層芯片中,給芯片提供了一個穩(wěn)定可靠的時鐘系統(tǒng)。該時鐘恢復(fù)電路的主要模塊包括鑒頻鑒相器、電荷泵、低通濾波器、壓控振蕩器和10/11雙模分頻器。本文設(shè)計的鎖相環(huán)電路是在電源電壓為2.5V下,輸出250MHz的中心頻率,且具有快速鎖定的能力。該VCO在偏離中心頻率600KHz處的相位噪聲為-108dBc/Hz。
本文的設(shè)計內(nèi)容主要包括,設(shè)計了一個采用主從D型觸發(fā)器組成的高速PFD電路,
3、該觸發(fā)器具有高速翻轉(zhuǎn)能力,能工作在很高的工作頻率;設(shè)計了電流舵開關(guān)型電荷泵,該電荷泵具有快速充放電特性;設(shè)計了一個電流饑餓型差分振蕩器,該振蕩器采用11級差分延遲單元,輸出11個不同相位的250MHz的時鐘頻率用于后級電路的恢復(fù)數(shù)據(jù);設(shè)計了一個10/11雙模分頻器,把VCO輸出的250MHz時鐘頻率進(jìn)行10分頻后用于PFD的鑒相。
本論文的仿真是基于Spectre軟件平臺完成,完成了以太網(wǎng)絡(luò)控制器物理層時鐘恢復(fù)電路的系統(tǒng)仿
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 100M以太網(wǎng)絡(luò)控制器物理層設(shè)計.pdf
- usb2.0物理層中時鐘發(fā)生器和時鐘恢復(fù)電路的設(shè)計
- 用于1.25gbs千兆以太網(wǎng)的時鐘數(shù)據(jù)恢復(fù)電路的設(shè)計
- RFID鎖相時鐘恢復(fù)電路的設(shè)計.pdf
- 應(yīng)用于1394b物理層實現(xiàn)的時鐘數(shù)據(jù)恢復(fù)電路的研究和設(shè)計.pdf
- 用于10-100M以太網(wǎng)收發(fā)器的數(shù)據(jù)時鐘恢復(fù)電路.pdf
- 2.5gbps時鐘數(shù)據(jù)恢復(fù)電路的設(shè)計
- 超高速時鐘恢復(fù)電路設(shè)計.pdf
- 高速時鐘恢復(fù)電路的ASIC研究與設(shè)計.pdf
- 基于PLL的時鐘數(shù)據(jù)恢復(fù)電路設(shè)計.pdf
- 10Gb-s光通信與萬兆以太網(wǎng)時鐘恢復(fù)電路芯片設(shè)計研究.pdf
- 高性能時鐘數(shù)據(jù)恢復(fù)電路的設(shè)計與實現(xiàn).pdf
- 多通道高速時鐘數(shù)據(jù)恢復(fù)電路設(shè)計.pdf
- 超高速單片時鐘恢復(fù)電路.pdf
- 10Gb-s CMOS時鐘恢復(fù)電路.pdf
- 高速SerDes系統(tǒng)的時鐘恢復(fù)電路設(shè)計研究.pdf
- SerDes中時鐘數(shù)據(jù)恢復(fù)電路的設(shè)計與驗證.pdf
- 光接收芯片內(nèi)時鐘數(shù)據(jù)恢復(fù)電路的設(shè)計.pdf
- 高速SerDes中時鐘數(shù)據(jù)恢復(fù)電路的設(shè)計研究.pdf
- 突發(fā)模式時鐘數(shù)據(jù)恢復(fù)電路關(guān)鍵模塊的設(shè)計.pdf
評論
0/150
提交評論