32位高性能嵌入式微處理器中高速緩沖存儲(chǔ)器的設(shè)計(jì)與研究.pdf

1、微處理器,也既中央處理單元或中央處理器,是信息產(chǎn)品中不可缺少的部件.它有通用和專用兩種.微處理器設(shè)計(jì)是集成電路設(shè)計(jì)中最復(fù)雜,也最具有挑戰(zhàn)性的工作.該論文設(shè)計(jì)研究工作來源于國(guó)家863項(xiàng)目——"具有自主知識(shí)產(chǎn)權(quán)的32位高性能嵌入式微處理器的設(shè)計(jì)",該項(xiàng)目的設(shè)計(jì)過程采用了目前國(guó)內(nèi)少有的微處理器設(shè)計(jì)方法——全定制設(shè)計(jì)方法,充分利用而又不依賴EDA工具進(jìn)行設(shè)計(jì),彌補(bǔ)了半定制設(shè)計(jì)的不足.論文首先分析了中國(guó)開發(fā)具有自主知識(shí)產(chǎn)權(quán)的微處理器的重要性和必要

2、性,總結(jié)了目前國(guó)內(nèi)、外微處理器的發(fā)展?fàn)顩r.然后分析了MIPS 4KC的體系結(jié)構(gòu),詳細(xì)介紹了基于MIPS 4KC指令集的五段流水線的中高速緩沖存儲(chǔ)器的系統(tǒng)、電路及版圖設(shè)計(jì)和驗(yàn)證.設(shè)計(jì)時(shí)將系統(tǒng)分為數(shù)據(jù)通道和控制邏輯兩部分,數(shù)據(jù)通道部分采用手工設(shè)計(jì)電路、手工繪制版圖,控制邏輯采用綜合的方法.設(shè)計(jì)實(shí)現(xiàn)了哈佛雙總線結(jié)構(gòu),分離的4KB的指令Cache及4KB的數(shù)據(jù)Cache,采用直接映象的映象規(guī)則,實(shí)現(xiàn)了缺失判斷及替換處理.經(jīng)流片測(cè)試,達(dá)到了預(yù)期的

3、設(shè)計(jì)目標(biāo).功耗問題是目前超大規(guī)模集成電路的一個(gè)重點(diǎn),由于Cache將占用整個(gè)微處理器很大的面積,對(duì)整個(gè)微處理器的功耗會(huì)有很大的影響,因此,該文又對(duì)Cache的功耗進(jìn)行了研究.在詳細(xì)分析計(jì)算了高速緩沖存儲(chǔ)器的功耗基礎(chǔ)上提出了一種新的具有休眠工作模式的高速緩沖存儲(chǔ)器的模型,它是將目前不需要訪問的Cache塊置于休眠模式,處于休眠狀態(tài)的Cache塊不會(huì)再消耗能量,這樣就實(shí)現(xiàn)了動(dòng)態(tài)調(diào)整Cache塊大小的功能.這個(gè)模型結(jié)構(gòu)簡(jiǎn)單,在傳統(tǒng)的Cache