基于FPGA的智能視頻監(jiān)測系統(tǒng)的設計與實現(xiàn).pdf

1、近年來，隨著數(shù)字圖像處理技術(shù)的不斷發(fā)展和提高，使得視頻監(jiān)測越來越受到人們的關(guān)注和重視。FPGA作為當今主流的大規(guī)模可編程專用集成電路，可以滿足高速圖像處理的需要，使用FPGA可以使設計具有更多的硬件資源、更快的處理速度以及更好的靈活性。
　　本文對智能視頻監(jiān)測系統(tǒng)中運動目標的檢測算法進行了分析和研究，設計出一種基于FPGA的智能視頻監(jiān)測系統(tǒng)。本設計采用Altera公司的DE2開發(fā)板作為硬件平臺，配合以CMOS(Complement

2、ary Metal Oxide Semiconductor，互補氧化金屬半導體)圖像傳感器對環(huán)境進行實時監(jiān)測，VGA(Video Graphic Array，顯示繪圖陣列)顯示器對監(jiān)測環(huán)境進行顯示。當監(jiān)測環(huán)境內(nèi)有運動目標時，本系統(tǒng)將發(fā)出聲音報警同時也在DE2的板子上進行LED顯示，并且可以利用紅色LED燈亮的多少來標定速度的大小。
　　整個系統(tǒng)采用軟硬件協(xié)同設計方式實現(xiàn)。硬件方面:在總體需求分析基礎(chǔ)上，利用硬件描述語言設計和實現(xiàn)了

3、如下4個模塊:圖像采集模塊，SDRAM(Synchronous DynamicRAM，同步動態(tài)隨機存取存儲器)模塊，圖像顯示模塊和運動目標檢測算法模塊。在運動目標檢測算法模塊中，使用它自帶的SOPC Builder來構(gòu)建SOPC_DETECT模塊作為后續(xù)分析運算平臺。由于邊緣面積值絕對差累積算法的資源占有率比較低，使系統(tǒng)能高效地運行。在適當降低圖像分辨率的情況下提高了速度，增加了系統(tǒng)的實時性。軟件方面:首先研究了W4算法并對其進行改進，