基于FPGA的動(dòng)態(tài)背景下移動(dòng)目標(biāo)檢測(cè)系統(tǒng)研究.pdf_第1頁(yè)
已閱讀1頁(yè),還剩75頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、基于視頻的移動(dòng)目標(biāo)檢測(cè)是計(jì)算機(jī)視覺(jué)領(lǐng)域的研究熱點(diǎn),涉及到圖像處理、模式識(shí)別以及人工智能等多個(gè)領(lǐng)域。實(shí)現(xiàn)實(shí)時(shí)準(zhǔn)確的移動(dòng)目標(biāo)檢測(cè)是進(jìn)行視頻跟蹤與分析的前提,具有重大的理論價(jià)值與實(shí)用價(jià)值。目前,雖然各種基本的目標(biāo)檢測(cè)算法研究已經(jīng)趨于成熟,但是在復(fù)雜動(dòng)態(tài)背景下,由于不少目標(biāo)檢測(cè)算法計(jì)算量大,導(dǎo)致實(shí)時(shí)性差。用嵌入式硬件來(lái)實(shí)現(xiàn)動(dòng)態(tài)背景下的實(shí)時(shí)目標(biāo)檢測(cè)是解決該問(wèn)題的一個(gè)有效途徑。這項(xiàng)研究具有重要的實(shí)用價(jià)值和市場(chǎng)前景。
   FPGA(Fiel

2、d Programmable Gate Array,現(xiàn)場(chǎng)可編程邏輯門陣列)以其高效的并行性,滿足了大量數(shù)據(jù)處理的需要,非常適用于視頻圖像處理領(lǐng)域。本文利用FPGA作為硬件開發(fā)平臺(tái),在研究所多年來(lái)對(duì)復(fù)雜背景下目標(biāo)檢測(cè)算法、自適應(yīng)背景建模和更新算法以及多顏色空間信息融合算法等深入研究的基礎(chǔ)上,通過(guò)對(duì)算法改進(jìn)優(yōu)化,實(shí)現(xiàn)了動(dòng)態(tài)背景下的移動(dòng)目標(biāo)檢測(cè)。論文分主要研究了以下幾個(gè)方面的問(wèn)題:
   1.介紹了利用FPGA來(lái)實(shí)現(xiàn)嵌入式運(yùn)動(dòng)目標(biāo)檢測(cè)

3、系統(tǒng)的重要意義以及國(guó)內(nèi)外的研究現(xiàn)狀。同時(shí)介紹了FPGA技術(shù)開發(fā)平臺(tái),主要介紹課題中用到的開發(fā)板,以及開發(fā)板的選型;詳細(xì)介紹了QuratusⅡ集成開發(fā)環(huán)境,基于FPGA的應(yīng)用系統(tǒng)的開發(fā)流程等。
   2介紹了目標(biāo)檢測(cè)的基礎(chǔ)知識(shí)和常用方法,詳細(xì)論述了在動(dòng)態(tài)背景下的目標(biāo)檢測(cè)中存在的關(guān)鍵問(wèn)題和難點(diǎn)——背景的建模和更新方法。對(duì)動(dòng)態(tài)背景的建模和更新的基本算法做了一個(gè)較系統(tǒng)的分析,發(fā)現(xiàn)基于混合高斯模型的背景建模和更新是其中一個(gè)比較成熟的方法。

4、由于背景建模計(jì)算量很大,迄今為止尚未見到利用硬件電路來(lái)實(shí)現(xiàn)的背景建模研究。本文利用混合高斯模型的思想,對(duì)背景建模進(jìn)行了優(yōu)化和近似,努力降低計(jì)算復(fù)雜度,使之適合于FPGA實(shí)現(xiàn),保證了實(shí)時(shí)性,實(shí)現(xiàn)了簡(jiǎn)單動(dòng)態(tài)背景下的目標(biāo)檢測(cè)。
   3.在FPGA中設(shè)計(jì)硬件電路實(shí)現(xiàn)了基于多顏色空間的背景差分算法,實(shí)現(xiàn)了基于混合高斯模型思想的背景建模和更新算法。首先獲取背景幀圖像,然后對(duì)背景建立兩個(gè)混合高斯模型,為了減少運(yùn)算量,保證實(shí)時(shí)性,設(shè)計(jì)中只考慮

5、了均值這一個(gè)參數(shù),設(shè)計(jì)了一個(gè)雙端口SDRAM控制器,用片外SDRAM來(lái)緩存背景模型,同時(shí)設(shè)計(jì)了更新模塊來(lái)進(jìn)行模型的更新。然后,將輸入的實(shí)時(shí)視頻數(shù)據(jù)和背景模型進(jìn)行背景差分,實(shí)現(xiàn)移動(dòng)目標(biāo)的檢測(cè)和跟蹤。另外還在FPGA中實(shí)現(xiàn)了優(yōu)化的邊緣檢測(cè)算法,對(duì)目標(biāo)進(jìn)行邊緣檢測(cè),可以實(shí)現(xiàn)對(duì)目標(biāo)輪廓的標(biāo)定,對(duì)目標(biāo)的識(shí)別有重要意義。
   本文研究用硬件FPGA來(lái)實(shí)現(xiàn)背景的建模和更新是一個(gè)全新的方向,相關(guān)的研究還不多見。論文實(shí)現(xiàn)的動(dòng)態(tài)背景建模方法,對(duì)于

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論