考慮互連線影響的集成電路布局及其優(yōu)化.pdf

1、該文主要目標是在未得到最終詳細布線結(jié)果之前,進行系統(tǒng)布局和布圖規(guī)劃時考慮這些問題,用較小代價建立初始布局,在此基礎(chǔ)上進行高效的布局優(yōu)化調(diào)整,以提高最終布線的布通率和芯片性能.同時建立一套適用于大規(guī)模集成電路布局布線及其優(yōu)化的數(shù)據(jù)庫系統(tǒng),為以后的研究工作提供平臺和基礎(chǔ).該文首先對基于互連線影響的線長驅(qū)動和時延驅(qū)動的初始布局和布局優(yōu)化進行分析,建立了相應(yīng)的初始布局和布局優(yōu)化流程,并且根據(jù)線上時延和互連線幾何尺寸的關(guān)系,在布局優(yōu)化中加入了便于

2、實現(xiàn)的時延函數(shù)約束.在建立了初始布局和布局優(yōu)化流程后,該文設(shè)計了一系列與當前EDA軟件系統(tǒng)市場上流行的軟件相兼容的CAD數(shù)據(jù)庫.該數(shù)據(jù)庫是一個最小空間結(jié)構(gòu),并且可以實現(xiàn)數(shù)據(jù)的快速查找和重復(fù)利用,適合于超大規(guī)模條件下基于行單元結(jié)構(gòu)的標準單元模式布局布線問題.在此數(shù)據(jù)庫基礎(chǔ)上,該文作者又提出和實現(xiàn)了一種基于結(jié)群聯(lián)結(jié)度并行的全局結(jié)群的初始布局方法和改進退火冷卻進度的模擬退火優(yōu)化算法.最后,作者將自己參與設(shè)計的CDPD芯片中的RS編解碼器作為例