全數(shù)字鎖相環(huán)抖動(dòng)和相位噪聲的研究.pdf

1、由于高性能、低成本已成為SoC設(shè)計(jì)的主要挑戰(zhàn)，作為片上時(shí)鐘發(fā)生器的鎖相環(huán)設(shè)計(jì)變得非常關(guān)鍵。全數(shù)字鎖相環(huán)由于在工藝上與數(shù)字電路兼容、低成本而獲得了廣泛應(yīng)用。隨著SoC集成度的提高，越來(lái)越多的數(shù)字電路集成在同一塊芯片內(nèi)，導(dǎo)致襯底耦合噪聲越來(lái)越大;同時(shí)隨著CMOS工藝的迅速發(fā)展，電源電壓越來(lái)越低，電源噪聲的影響越來(lái)越嚴(yán)重。由于全數(shù)字鎖相環(huán)采用的是環(huán)形數(shù)控振蕩器結(jié)構(gòu)，其抗電源噪聲和襯底噪聲能力較弱，導(dǎo)致輸出時(shí)鐘抖動(dòng)和相位噪聲比較大，全數(shù)字鎖相環(huán)

2、的抖動(dòng)和相位噪聲的研究已經(jīng)成為重點(diǎn)和難點(diǎn)。
　　 本文的主要工作包括:1）改進(jìn)了基于電源噪聲的環(huán)形振蕩器噪聲模型:推導(dǎo)出電源噪聲引起環(huán)形振蕩器抖動(dòng)和相位噪聲的計(jì)算模型，使之適合各個(gè)頻率段的電源噪聲引起的抖動(dòng)和相位噪聲計(jì)算。仿真和測(cè)試都驗(yàn)證了該理論推導(dǎo)的正確性。2）改進(jìn)了基于襯底噪聲的環(huán)形振蕩器噪聲模型:提出襯底噪聲計(jì)算模型，并推導(dǎo)出環(huán)形振蕩器由于襯底噪聲引起的抖動(dòng)和相位噪聲。發(fā)現(xiàn)翻轉(zhuǎn)時(shí)間越長(zhǎng)，襯底噪聲引起的抖動(dòng)越大;由襯底噪聲引

3、起的相位噪聲呈現(xiàn)-40dB/decade特性。仿真和測(cè)試都驗(yàn)證了該理論推導(dǎo)的可行性和準(zhǔn)確性。3）對(duì)全數(shù)字鎖相環(huán)的相位噪聲和抖動(dòng)進(jìn)行了研究:研究表明，與模擬鎖相環(huán)帶外相位噪聲的-20dB/decade特性不同，全數(shù)字鎖相環(huán)由于受到數(shù)字電路翻轉(zhuǎn)引入的襯底噪聲影響，窄帶和寬帶全數(shù)字鎖相環(huán)的相位噪聲曲線差別較大，寬帶相噪曲線呈現(xiàn)-40dB/decade特性，而窄帶相噪曲線則呈現(xiàn)-20dB/decade特性，并且有兩個(gè)小的凸起;研究還表明，電源噪

4、聲引起全數(shù)字鎖相環(huán)的抖動(dòng)與噪聲頻率密切相關(guān)，當(dāng)電源噪聲頻率是輸出時(shí)鐘的整數(shù)倍時(shí)，抖動(dòng)值最小。4）設(shè)計(jì)了兩個(gè)不同帶寬的全數(shù)字鎖相環(huán)，并進(jìn)行了抖動(dòng)和相位噪聲的仿真、測(cè)試工作，驗(yàn)證了相位噪聲和抖動(dòng)理論推導(dǎo)的可行性和正確性。5）設(shè)計(jì)了一款分辨率為10ps的線性數(shù)控振蕩器。
　　 本文采用SMIC0.13μmCMOS標(biāo)準(zhǔn)工藝，設(shè)計(jì)了兩個(gè)不同帶寬的全數(shù)字鎖相環(huán)，寬帶鎖相環(huán)的帶寬為2MHz，窄帶鎖相環(huán)的帶寬為300KHz。由于控制信號(hào)較多，導(dǎo)

5、致I/OPAD多，面積也劇增，芯片面積為1.572mm×1.571mm。測(cè)試結(jié)果表明，全數(shù)字鎖相環(huán)的輸出頻率范圍為200MHz～500MHz。當(dāng)輸出時(shí)鐘為200MHz，未加入電源噪聲時(shí)，寬帶全數(shù)字鎖相環(huán)的RMS抖動(dòng)為90ps，而窄帶全數(shù)字鎖相環(huán)的RMS抖動(dòng)為11.6ps。1.2V電源加入頻率可調(diào)的噪聲干擾，抖動(dòng)值與噪聲頻率密切相關(guān)。當(dāng)電源噪聲頻率為40MHz時(shí)，RMS抖動(dòng)值高達(dá)140ps;當(dāng)電源噪聲頻率為200MHz時(shí)，RMS抖動(dòng)值為4