四級流水線數字信號處理器核的設計.pdf_第1頁
已閱讀1頁，還剩65頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、數字信號處理器在眾多需要進行高速數據處理的領域都有著廣泛的應用。隨著對DSP處理速度與精度、存儲器容量、編程的靈活性和方便性要求的不斷提高，自80年代中后期以來，各DSP生產廠家陸續(xù)推出了各自的32位浮點DSP處理器。設計有自主產權的DSP處理器IP核，對于國內自主研制高端SOC產品，具有很高的實用價值。 論文結合預研課題，參與完成了一款四級流水線16位定點DSP處理器IP核設計，負責完成了其中的數據通路的設計與驗證。本文的主要

2、研究工作包括： 1、分析研究了定點加減法、乘法、移位器等算法和處理器流程，確定了運算部件的數據通路結構，將定點處理與定點運算統(tǒng)一成2-補碼進行設計； 2、采用基4的Booth算法和4－2壓縮樹，設計了一個Booth硬件乘法器，并實現了與進位選擇加法運算數據通路的2個CLA加法器共享，減小了數據通路的面積； 3、完成了定點DSP處理器IP核的數據通路設計及Verilog編碼，其中包括加法器、乘法器、移位器等運算單元

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論