金屬半導體接觸界面的調制研究.pdf

1、隨著集成電路向著不斷微縮化的方向發(fā)展，對具有高遷移率的半導體材料的研究日益密切。然而，由于工藝原理等方面的差異，新型高遷移率半導體材料的應用還存在著諸多困難，而金半接觸結構即是諸多困難之一。因而，如何解決新型高遷移率半導體的金半接觸問題顯得尤為重要。鍺與(110)晶向硅襯底皆為具有應用前景的高遷移率半導體材料，本論文著重研究在這兩種襯底上金半接觸界面特性的調制。
　　單晶鍺的電子和空穴遷移率皆高于傳統(tǒng)硅襯底。然而，鍺半導體表面存在

2、著嚴重的費米能級釘扎問題，該問題不僅嚴重影響鍺NMOSFET器件的反型工作性能，還導致金屬與n型鍺之間過高的接觸電阻。對于弱化鍺表面費米能級釘扎問題，在鍺表面生長超薄介質層是目前非常有效的方法。本論文中嘗試在Al/n-Ge接觸中以O2或NH3遠程等離子體表面處理制備超薄GeO2或者GeON界面層解除費米能級釘扎。電學測試結果表明GeON超薄層解釘扎成功，而GeO2超薄層解釘扎失效，引入GeO2超薄層的Al/n-Ge接觸勢壘高度值與無界面

3、層的直接接觸情況相似。通過XTEM照片以及SIMS測試的觀察發(fā)現(xiàn)，GeO2超薄層厚度異常，局部出現(xiàn)Al的擴散滲透，破壞了GeO2的完整性與平整度，進而引起了解釘扎失敗。
　　Si(110)襯底具有高的空穴遷移率，但Si(110)襯底上的鎳硅工藝研究還十分有限。過去的研究表明，引入Ti元素可以提高Si(100)襯底上鎳硅的平整度和熱穩(wěn)定性并可以降低接觸漏電。本論文分別以T覆蓋層、Ti中間層或NiTi共濺射的形式引入Ti元素研究Si(

4、110)襯底上鎳硅生長的特性。分析表明，Ti元素對于Si(110)上鎳硅的影響與Si(100)類似。引入T覆蓋層的樣品在350～400℃的溫度開始產(chǎn)生低阻的NiSi相，但600℃以上電阻急劇上升，NiSi相并未消失。而引入Ti中間層或NiTi共濺射樣品在所觀察的退火溫度下，未生成NiSi相，在500℃以上開始形成阻值較低的NiSi2相，該相在高達800℃的退火溫度下仍保持穩(wěn)定。另外，XTEM和SAED測試結果表明，Si(10)襯底上的N