基于DDR2 SDRAM的任意波形發(fā)生模塊設(shè)計(jì).pdf

1、任意波形發(fā)生器作為常用信號(hào)源，可以產(chǎn)生測(cè)試所需要的常規(guī)波形和任意波形，在現(xiàn)代測(cè)試系統(tǒng)有著廣泛的應(yīng)用。目前其波形合成的核心技術(shù)是直接數(shù)字合成技術(shù)，其重要指標(biāo)是采樣頻率和存儲(chǔ)深度。高采樣頻率可以保證高輸出帶寬，深存儲(chǔ)可以重現(xiàn)波形細(xì)節(jié)、實(shí)現(xiàn)復(fù)雜波形。隨著被測(cè)對(duì)象工作頻率、復(fù)雜性的提高，對(duì)任意波形發(fā)生器的輸出波形的復(fù)雜性和帶寬提出更高的要求。傳統(tǒng)的SRAM由于訪問(wèn)速度低、存儲(chǔ)容量小，作為波形存儲(chǔ)器具有很大的局限性，而 DDR2 SDRAM作為一

2、種新型的存儲(chǔ)器，其訪問(wèn)速度快、存儲(chǔ)容量大，適合用于高速深存儲(chǔ)的研究和應(yīng)用。
　　針對(duì)上述提出的問(wèn)題，本文主要研究基于DDR2 SDRAM的任意波形發(fā)生模塊，設(shè)計(jì)工作主要包括：波形合成硬件電路、FPGA邏輯。論文主要工作內(nèi)容如下：
　　1.高速深存儲(chǔ)的波形合成電路設(shè)計(jì)。根據(jù)DDR2 SDRAM讀寫(xiě)特點(diǎn)，分析它在兩種不同波形合成結(jié)構(gòu)（DDFS和DDWS）中應(yīng)用的可行性后，選擇DDWS的方式合成任意波形。根據(jù)模塊的指標(biāo)要求，從功能

3、集成化出發(fā)，采用現(xiàn)場(chǎng)可編程邏輯器件（FPGA）完成模塊的主要功能設(shè)計(jì)，確立了以“FPGA+DDR2 SDRAM+高速DAC”的架構(gòu)實(shí)現(xiàn)波形合成電路，完成硬件平臺(tái)搭建。
　　2.FPGA邏輯設(shè)計(jì)。主要完成DDR2 SDRAM控制器設(shè)計(jì)，并對(duì)系統(tǒng)出現(xiàn)的跨時(shí)鐘域數(shù)據(jù)進(jìn)行數(shù)據(jù)同步處理，同時(shí)完成了地址發(fā)生器、譯碼器、DAC控制等模塊設(shè)計(jì)。通過(guò)FPGA邏輯控制，實(shí)現(xiàn)波形數(shù)據(jù)正確讀取，波形輸出。
　　3.測(cè)試與驗(yàn)證。針對(duì)模塊指標(biāo)設(shè)計(jì)了相應(yīng)