應用于GPS接收機頻率綜合器分頻器的設計.pdf

1、頻率綜合器在現代無線通信射頻系統(tǒng)，高速模擬數字電路中有著越來越廣泛的應用，目前其工作頻率已經擴展到幾個GHz，同時還要滿足低噪聲，低功耗，快速頻道切換的要求。 分頻器作為頻率綜合器中固定輸出頻率的功能模塊，其工作在最高的頻率上。因此，其性能對于頻率綜合器的整體性能來說，具有非常重要的影響。對于一個應用GPS接收機的振蕩器來說，其輸出頻率大約為3.2GHz，而輸入的參考頻率往往在1MHz左右，因此需要一個分頻比大概為3200的分頻

2、器。實現如此龐大的分頻比往往采用多級的分頻器，即工作在高頻的預分頻器和工作在低頻的可編程分頻器。而作為分頻器前端的預分頻器，則決定了分頻器主要的性能，往往成為系統(tǒng)速度與功耗優(yōu)化的瓶頸。 經過多年的實踐，相位切換技術成為實現雙模預分頻器的主流方法。采用往后切換的方式使得在理論上，切換時序完全收斂，也不會有毛刺的產生。因此，其設計瓶頸就在于高速切換模塊MUX的設計。另外，由于相位切換技術本身采用的各級高速分頻器都是基于電流模的結構，

3、因此其靜態(tài)功耗與速度的優(yōu)化也是一個重要的設計考慮因素。 高速數字電路作為分頻器的基本電路，其應用場合遠不止這些。對于一個典型的GPS接收機來說，LO buffer模塊也是屬于高速數字電路設計的范疇。而對于LO buffer模塊而言，其重要的考量，則是足夠大的驅動能力，足夠小的功率消耗與足夠好的噪聲表現。這些都對數字電路的設計提出了很高的要求。 本文利用SMIC 0.18μm RFCMOS的工藝，研究了工作在射頻領域的不同

4、結構的高速雙模預分頻器的性能，并作比較。重點設計了一個工作在3.2GHz，分頻比可以達到31/32的雙模預分頻器。電路采用2.0V電壓源，在典型溫度50oC下，前仿和版圖后仿真均表明，其最大的工作頻率可以在4.5GHz左右，而且功耗相對穩(wěn)定在3.5mA以內。同時設計了一個應用于GPS系統(tǒng)的LO buffer電路。其結構采用了一級高速/2分頻器與兩級緩沖器，加入實際版圖中的長距離金屬連線后聯合仿真，結構表明在3.2GHz頻率和50oC標準