高性能流水線ADC中數(shù)字校準(zhǔn)算法的研究.pdf

1、在SOC時代,工藝演進使芯片系統(tǒng)可以高度集成,也給模擬電路的設(shè)計帶來了巨大挑戰(zhàn):供電電壓持續(xù)降低；工藝特征尺寸按比例縮小,晶體管的本征增益也隨之減?。浑娙莸钠ヅ湫砸搽S之變差。與此同時,高速、高精度ADC的需求卻對電路設(shè)計提出了更高的要求,因此在模擬電路設(shè)計中引入數(shù)字增強設(shè)計技術(shù)成為一種趨勢。借助數(shù)字校準(zhǔn)技術(shù)可以突破IC工藝上的物理限制保證ADC的性能指標(biāo),同時在可靠性、靈活性以及成本方面有很大優(yōu)勢。
　　 本文以影響流水線ADC

2、系統(tǒng)性能的誤差為研究重點。首先根據(jù)流水線ADC的基本理論,詳細分析了影響ADC系統(tǒng)性能的各種誤差源,并且給出了ADC系統(tǒng)的性能參數(shù)指標(biāo)；其次,在上述理論分析的基礎(chǔ)上將對系統(tǒng)性能起關(guān)鍵作用的誤差分為兩大類--流水級子ADC的比較器誤差以及MDAC的誤差。對于子ADC的比較器誤差,采用冗余位校正電路進行校正；對于MDAC的誤差,則在行為級進行建模,利用內(nèi)插法數(shù)字校準(zhǔn)算法在數(shù)字域進行校準(zhǔn)。論文最后完成了冗余位數(shù)字校正電路的實現(xiàn)。
　　

3、 利用C語言平臺以及MATLAB對校準(zhǔn)MDAC誤差的數(shù)字校準(zhǔn)算法進行了行為級仿真。仿真結(jié)果表明,采用傳統(tǒng)的數(shù)字校準(zhǔn)算法校準(zhǔn)誤差,需要的校準(zhǔn)周期很長,需要6×109個時鐘周期才能跟隨實際誤差,而且精度較差；而采用內(nèi)插法,則只需要5×108個時鐘周期就能跟隨實際誤差,且精度很高。與未采用數(shù)字校準(zhǔn)算法的流水線ADC系統(tǒng)相比,采用內(nèi)插法能將系統(tǒng)的有效位數(shù)ENOB從10.71bit提高到13.94bit,SFDR從87.58dB提高到109.45