基于FPGA的1GHz時(shí)鐘電路設(shè)計(jì).pdf

1、大亞灣反應(yīng)堆中微子實(shí)驗(yàn)是一個(gè)前期研究中的中微子振蕩實(shí)驗(yàn)，主要目標(biāo)是利用核反應(yīng)堆產(chǎn)生的電子反中微子來(lái)測(cè)定一個(gè)具有重大物理意義的參數(shù)一中微子混和角θ13。實(shí)驗(yàn)通過(guò)比較遠(yuǎn)近探測(cè)器的中微子通量和能譜，就可以確定中微子是否發(fā)生了振蕩，進(jìn)而確定振蕩參數(shù)θ13。經(jīng)由探測(cè)器得到的數(shù)據(jù)通過(guò)光電轉(zhuǎn)換裝置變成電信號(hào)，電信號(hào)被放大處理后可以推算出粒子的能量信息和位置信息，這些信息再經(jīng)過(guò)一個(gè)高速波形取樣電路進(jìn)行讀取。 為了保證各路信號(hào)的取樣率和幅度分辨率

2、，使所有插件能夠達(dá)到同步，以便進(jìn)行精確的時(shí)間定位，高速波形取樣電路設(shè)計(jì)了外部時(shí)鐘的接入口。時(shí)鐘源是高速數(shù)據(jù)轉(zhuǎn)換系統(tǒng)中最重要的子電路之一，因?yàn)闀r(shí)鐘信號(hào)的定時(shí)精度會(huì)直接影響ADC的動(dòng)態(tài)性能，為了將這種影響最小化，時(shí)鐘源必須具有很低的時(shí)鐘抖動(dòng)或相位噪聲，否則系統(tǒng)的動(dòng)態(tài)性能在很大程度上將不由前端模擬輸入或者ADC的性能決定。 本文從芯片選擇，硬件原理設(shè)計(jì)，PCB制板和電路調(diào)試等方面對(duì)此高速時(shí)鐘電路進(jìn)行了相關(guān)的介紹，文章著重介紹了1GHz