E1-以太網(wǎng)適配器的設計與實現(xiàn).pdf_第1頁
已閱讀1頁,還剩70頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、隨著我國電信網(wǎng)和計算機INTERNET網(wǎng)的飛速發(fā)展,電信網(wǎng)與計算機INTERNET網(wǎng)之間融合通信,充分發(fā)揮兩個網(wǎng)絡的網(wǎng)絡資源越來越具有迫切的現(xiàn)實需求。作為這兩種網(wǎng)絡的基礎--E1鏈路和以太網(wǎng)傳輸鏈路,他們之間的互連互通對實現(xiàn)兩網(wǎng)的融合通信具有很強的應用價值和現(xiàn)實意義。E1/以太網(wǎng)適配器以基于嵌入式系統(tǒng)的網(wǎng)絡平臺架構為基礎,基于上述現(xiàn)實需求,實現(xiàn)了E1與以太網(wǎng)之間的數(shù)據(jù)傳輸功能。本文以一種E1/Ethernet適配器的設計與實現(xiàn)為基礎,開

2、展嵌入式系統(tǒng)設計研究工作。文中首先介紹了嵌入式系統(tǒng)的特點和一般設計原則,并對E1/以太網(wǎng)適配器系統(tǒng)整體架構給予了一定的說明和描述,然后從設備的主要控制核心ARM網(wǎng)絡處理器和cycloneFPGA入手,介紹了系統(tǒng)主要器件的結構、特點和設計方法,以及嵌入式uClInux操作系統(tǒng)的特點和移植,闡述了系統(tǒng)整體硬件電路的設計和開發(fā);另外系統(tǒng)采用FPGA作為與設備與E1鏈路數(shù)據(jù)接口,對E1線路接口電路,HDB3編解碼、線路時鐘恢復、幀同步、CRC4

3、校驗、E1組幀、E1數(shù)據(jù)緩存處理、FPGA與ARM處理器總線接口等FPGA內部功能模塊的設計與實現(xiàn)進行了詳細的闡述,文中還對VerIlog硬件描述語言、基于FPGA進行自頂向下的設計流程等可編程邏輯器件的開發(fā)方法,開發(fā)工具和調試手段加以了論述,并對作者在系統(tǒng)的FPGA開發(fā)中遇到的一些問題和設計經驗進行了論述。最后介紹了設備高速電路板的設計,對高速電路板PCB設計過程中需要注意的電磁干擾和電磁兼容問題也進行了一些探討。E1/以太網(wǎng)適配器以

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論