10位20MS-s嵌入式流水線結構A-D轉換器設計.pdf

1、模數(shù)轉換器(A/D轉換器)是信號數(shù)字化處理的關鍵接口部件，它的性能優(yōu)劣直接影響和制約整個電子系統(tǒng)的品質，因此，設計一個合乎要求的A/D轉換器，對于系統(tǒng)整體性能的實現(xiàn)起到至關重要的作用。A/D轉換器結構設計方案有多種，其中流水線型(Pipeline)A/D轉換器能夠實現(xiàn)速度和精度之間最好的折衷，電路結構非常適于CMOS集成工藝制作，已經(jīng)成為CMOS工藝高性能A/D轉換器實現(xiàn)的常用方案。因此，如何實現(xiàn)高速、高精度流水線型A/D轉換器仍然是近

2、年來人們關注的熱點。本論文獨立設計了一種10位，每級1.5位，采樣速率為20MSPS的流水線型結構A/D轉換器，并進行了流片驗證。論文主要完成了以下工作：1、論文在充分文獻調研的基礎上，確定流水線結構A/D轉換器作為研究重點，構架出A/D轉換器的系統(tǒng)結構，并且引入誤差進行系統(tǒng)仿真，得出了系統(tǒng)對于誤差的容忍范圍。 2、根據(jù)系統(tǒng)功能將A/D轉換器劃分為余量增益電路、與參考電壓進行比較的比較電路、子DAC單元電路、時鐘電路、誤差糾錯單

3、元及去除毛刺電路等模塊，采用CSMC(無錫上華)0.6μmCMOS雙多晶雙金屬工藝模型對這些模塊和系統(tǒng)進行電路的設計和仿真。其中在去除毛刺電路中，自主設計了一個十位的寄存器和簡單的時鐘延遲電路的組合達到了去除毛刺的效果。仿真結果表明ADC的功耗為117.6mW，絕對誤差在±0.6LSB內。 3、對模擬電路版圖對稱與匹配性進行了深入研究，提出了“可行性對稱”的模擬電路版圖布局算法，該算法可以不但可以指導全定制的版圖設計，還可以用于