

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、隨著集成電路制造技術(shù)的發(fā)展,芯片的速度和集成度不斷提高,功耗密度顯著增大,同時(shí)為了延長(zhǎng)手持設(shè)備中電池的使用時(shí)間、降低芯片的封裝及散熱成本,必須在芯片設(shè)計(jì)和實(shí)現(xiàn)時(shí)特別考慮功耗因素。同時(shí),隨著芯片集成度的不斷提高,傳統(tǒng)的電路圖輸入/版圖輸入方法工作量太大,就需要借助電子設(shè)計(jì)自動(dòng)化(EDA)工具進(jìn)行設(shè)計(jì)、分析和驗(yàn)證。嵌入式微處理器是SoC系統(tǒng)最核心的部分,其低功耗設(shè)計(jì)對(duì)降低整個(gè)系統(tǒng)的功耗意義重大。因此低功耗嵌入式微處理器設(shè)計(jì)和實(shí)現(xiàn)已成為集成電
2、路設(shè)計(jì)一個(gè)重要的研究方向。 本文在分析集成電路功耗構(gòu)成的基礎(chǔ)上,研究了常用低功耗設(shè)計(jì)方法,提出了本論文所使用的低功耗設(shè)計(jì)流程,它借助EDA工具進(jìn)行低功耗設(shè)計(jì)優(yōu)化、功耗分析,最終可降低整個(gè)電路的功耗。 論文介紹了本文進(jìn)行低功耗實(shí)現(xiàn)研究的32位嵌入式微處理器RISC001。介紹了它的指令集和流水線結(jié)構(gòu),并重點(diǎn)給出了RISC001的硬件實(shí)現(xiàn)結(jié)構(gòu)。 為了說明本文低功耗實(shí)現(xiàn)流程的有效性,本文共給出了三種實(shí)現(xiàn)流程:
3、其一是一般的基于CadenceSoCEncounter的數(shù)字電路實(shí)現(xiàn)流程,包括RTL網(wǎng)表綜合,建立硅虛擬模型,布局及時(shí)鐘優(yōu)化,布線及優(yōu)化,并給出了RISC001基于該流程的實(shí)現(xiàn)結(jié)果。 其二是多閾值電壓技術(shù)的低功耗設(shè)計(jì)流程,采用的低功耗技術(shù)包含多閾值電壓技術(shù),門控時(shí)鐘以及操作數(shù)分離技術(shù),并給出了基于該流程的RISC001實(shí)現(xiàn)結(jié)果。 其三是多電源電壓技術(shù)的低功耗設(shè)計(jì)流程,該技術(shù)可顯著降低動(dòng)態(tài)功耗和漏電流功耗,并結(jié)合了多閾值電
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 低功耗嵌入式微處理器的VLSI設(shè)計(jì)研究.pdf
- 嵌入式微處理器開發(fā)系統(tǒng)的設(shè)計(jì).pdf
- 低功耗嵌入式處理器設(shè)計(jì)研究.pdf
- 嵌入式微處理器整數(shù)部分的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 嵌入式微處理器未來市場(chǎng)趨勢(shì)
- 基于SPARC IU的嵌入式微處理器設(shè)計(jì).pdf
- 嵌入式微處理器可測(cè)性設(shè)計(jì)研究與實(shí)現(xiàn).pdf
- 基于FPGA技術(shù)的嵌入式微處理器設(shè)計(jì)研究.pdf
- 基于嵌入式微處理器的測(cè)試技術(shù)研究.pdf
- 32位RISC嵌入式微處理器設(shè)計(jì).pdf
- 嵌入式微處理器DMA的系統(tǒng)級(jí)優(yōu)化及實(shí)現(xiàn).pdf
- 嵌入式微處理器CISC內(nèi)核設(shè)計(jì)與研究.pdf
- 32位RISC嵌入式微處理器設(shè)計(jì)研究.pdf
- SoC中嵌入式微處理器調(diào)試技術(shù)的研究與實(shí)現(xiàn).pdf
- 通用嵌入式微處理器仿真平臺(tái)的研究與實(shí)現(xiàn).pdf
- 基于嵌入式微處理器的FIR濾波器設(shè)計(jì).pdf
- 嵌入式微處理器控制通路和接口的設(shè)計(jì).pdf
- 主從多核嵌入式微處理器上的調(diào)度系統(tǒng).pdf
- 嵌入式微處理器中LCD控制器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- vliw密碼微處理器低功耗設(shè)計(jì)
評(píng)論
0/150
提交評(píng)論