數(shù)字信號處理DSP芯片的可測性設計研究與實現(xiàn).pdf_第1頁
已閱讀1頁，還剩58頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

1、早期的集成電路測試主要通過功能測試向量來完成，但隨著系統(tǒng)復雜度的不斷提高和工藝技術的日益發(fā)展，可測性設計已經(jīng)成為了集成電路設計所必不可少的輔助設計手段。本論文的工作目標是針對集成電路設計和制造技術的發(fā)展新趨勢，構建了數(shù)字信號處理器DSP的可測性設計解決方案。 可測性設計即調(diào)整電路的內(nèi)部結構，使電路變得易測。本文針對DSPF240的結構特點，研究并實現(xiàn)了邊界掃描、內(nèi)部部分掃描和內(nèi)建自測試三種可測性設計技術，取得了良好的效果。

2、 邊界掃描測試是針對芯片的應用系統(tǒng)進行測試的；本文按照IEEE1149.1標準詳細設計了邊界掃描測試系統(tǒng)，應用到芯片內(nèi)部測試，節(jié)約了測試I/O口消耗，簡化了測試過程。為了克服時序電路由于狀態(tài)很難確定所導致的測試復雜度，采用了掃描技術；根據(jù)芯片的實際情況，設計了基于MUX的全掃描結構，既得到了較高的故障覆蓋率，又對芯片面積影響較小，達到了較好的效果。 由于定點DSPF240芯片內(nèi)有SRAM，而SRAM的片外測試比較困難且速度較慢

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論