專用指令集安全處理器設(shè)計(jì)與實(shí)現(xiàn).pdf

1、隨著信息安全技術(shù)的快速普及,密碼學(xué)算法獲得了越來(lái)越廣泛的應(yīng)用。在嵌入式信息安全技術(shù)領(lǐng)域,存在兩種傳統(tǒng)的密碼算法實(shí)現(xiàn)方法:一種是在嵌入式系統(tǒng)中對(duì)通用嵌入式處理器(GPP)進(jìn)行編程,將復(fù)雜的密碼運(yùn)算用程序語(yǔ)言實(shí)現(xiàn)。這種可編程的實(shí)現(xiàn)方式靈活性好,但一般速度較慢,隨著實(shí)際應(yīng)用中算法運(yùn)算強(qiáng)度的不斷提高,這種方法已越來(lái)越不能適應(yīng)要求;另一種方法則是在嵌入式系統(tǒng)中,針對(duì)特定的算法設(shè)計(jì)硬件加速器(ASIC)。這種方法無(wú)需復(fù)雜的軟件編程,算法實(shí)現(xiàn)速度快,

2、但同時(shí)ASIC的實(shí)現(xiàn)方式也帶來(lái)了成本高、系統(tǒng)復(fù)雜和靈活性差等問(wèn)題。為了克服傳統(tǒng)方案的缺陷,目前專用指令集安全處理器作為一種全新的設(shè)計(jì)方案得到了重視和發(fā)展。在應(yīng)用密碼算法時(shí),專用指令集安全處理器兼具通用處理器的靈活性和ASIC的高效性,并能夠有效地降低設(shè)計(jì)成本。本文基于專用指令集架構(gòu)提出了一種低成本、高性能的安全處理器解決方案,能夠適用于各種嵌入式信息安全系統(tǒng)。本文通過(guò)分析RSA、AES和SHA-1等算法,提取并改進(jìn)了算法中最復(fù)雜的運(yùn)算步

3、驟。在處理器結(jié)構(gòu)內(nèi)部,優(yōu)化處理器的數(shù)據(jù)通路,并以較少的硬件代價(jià)大大加強(qiáng)了運(yùn)算單元對(duì)這些步驟的支持。本文設(shè)計(jì)的專用指令集具有很高的密碼算法執(zhí)行性能,同時(shí)也為算法實(shí)現(xiàn)提供了很高的靈活性。因此本文的安全處理器能夠?qū)崿F(xiàn)軟件的靈活性和硬件的高效性的有機(jī)統(tǒng)一。為有效驗(yàn)證本文的軟硬件設(shè)計(jì),本文以安全處理器為核心搭建了SoC測(cè)試平臺(tái)。SoC芯片采用了SMIC0.18um工藝流片,測(cè)試結(jié)果表明,該芯片的各項(xiàng)性能指標(biāo)都達(dá)到了預(yù)期的目標(biāo)。由于本文設(shè)計(jì)的處理器