基于NiosⅡ軟核處理器的網(wǎng)絡(luò)化視頻監(jiān)控系統(tǒng)的研究.pdf

1、本文在對(duì)Nios Ⅱ軟核處理器和視頻監(jiān)控系統(tǒng)深入理解的基礎(chǔ)上，提出了基于現(xiàn)場(chǎng)可編程邏輯門(mén)陣列的網(wǎng)絡(luò)化視頻監(jiān)控系統(tǒng)的設(shè)計(jì)方案，以實(shí)現(xiàn)對(duì)實(shí)時(shí)視頻信號(hào)的采集和傳輸。 在詳細(xì)分析了課題的設(shè)計(jì)需求后，對(duì)系統(tǒng)各個(gè)模塊的設(shè)計(jì)進(jìn)行了分析，確定了系統(tǒng)總體設(shè)計(jì)方案。系統(tǒng)主要由視頻數(shù)據(jù)采集電路、處理器電路、存儲(chǔ)電路及以太網(wǎng)傳輸電路等部分組成。為滿(mǎn)足系統(tǒng)功能設(shè)計(jì)的需求，提出以Cyclone系列FPGA為控制核心，以Altera公司的Quartus Ⅱ、

2、Nios Ⅱ IDE為開(kāi)發(fā)工具，利用SOPC技術(shù)構(gòu)建了網(wǎng)絡(luò)硬件開(kāi)發(fā)平臺(tái)，并采用TCP/IP協(xié)議棧實(shí)現(xiàn)信息數(shù)據(jù)的網(wǎng)絡(luò)化傳輸。設(shè)計(jì)過(guò)程中，分析了相關(guān)器件的主要功能，給出了各功能模塊的設(shè)計(jì)規(guī)劃及部分電路的具體實(shí)現(xiàn)方法。 與傳統(tǒng)的監(jiān)控設(shè)備相比，本設(shè)計(jì)基于目前業(yè)界領(lǐng)先的SOPC技術(shù)，在FPGA上構(gòu)建了一個(gè)靈活的32位嵌入式硬件系統(tǒng)，將CPU、相關(guān)控制器及一些功能單元通過(guò)自行配置集成在一塊芯片上，在提升整體性能的基礎(chǔ)上，增加了系統(tǒng)的集成度，