高精度Δ-Σ轉(zhuǎn)換芯片的設(shè)計.pdf

1、近年來隨著大規(guī)模集成電路、數(shù)字信號處理技術(shù)和計算機技術(shù)的發(fā)展，Δ-Σ模數(shù)轉(zhuǎn)換器被廣泛應(yīng)用于傳感測量、音頻調(diào)制、能量監(jiān)視和馬達控制等多個領(lǐng)域。
　　本文旨在對高精度Δ-ΣADC芯片進行設(shè)計研究，該芯片通過改用軌對軌折疊式共源共柵運算放大器作為Δ-Σ調(diào)制器的積分器，增大了Δ-Σ調(diào)制器的動態(tài)輸入范圍;利用正反饋鎖存比較器，提高了轉(zhuǎn)換速度。在0.5um的CMOS工藝下，集成Δ-ΣADC、溫度傳感和計數(shù)器等模塊，并進行溫度傳感測量，測量結(jié)果

2、表明，其精度可達到0.1℃。就此，本論文主要開展了以下研究工作:
　　在對一階Δ-Σ調(diào)制器原理深入解析的基礎(chǔ)上，得到Δ-ΣADC的動態(tài)輸入范圍的計算方法，利用Matlab simulink建立了二階Δ-Σ調(diào)制器系統(tǒng)模型，對調(diào)制器電路進行仿真和參數(shù)優(yōu)化，對其性能進行了有效評估。
　　改進使用軌對軌折疊式共源共柵運算放大器作為調(diào)制器的積分器，增大了調(diào)制器的動態(tài)輸入范圍;設(shè)計的高速比較器，將NMOS負載管交叉耦合從放大器輸出端引入

3、正反饋，提高了轉(zhuǎn)換速度。
　　采用自偏置的共源共柵結(jié)構(gòu)，設(shè)計了低溫度系數(shù)的帶隙基準。通過CMOS互補型開關(guān)的優(yōu)化和非重疊時鐘的使用，減小了電荷注入所引起的采樣誤差，提高了積分器的轉(zhuǎn)換精度。
　　利用Cadence的Virtoso Layout Editor工具對芯片進行版圖設(shè)計，通過了基本的版圖驗證;介紹了芯片封裝技術(shù)的發(fā)展及工藝流程，選用了小體積的SOP-8封裝，以低成本實現(xiàn)了高精度的溫度檢測，解決了傳統(tǒng)的溫度傳感芯片價格

4、和性能的矛盾;并進行樣片的生產(chǎn)、封裝和測試。
　　研究對比了各種A/D轉(zhuǎn)換技術(shù)，完成了14bit二階Δ-Σ調(diào)制器的設(shè)計。其采樣時鐘為0.4MHz，過采樣率為256，信噪比達到82dB，仿真分辨率為0.0305℃;對樣片測試，從測試結(jié)果看，該芯片在-50℃～150℃的工作范圍內(nèi)，具有很好的線性度，其精度可以達到0.1℃。
　　Δ-Σ轉(zhuǎn)換芯片以其噪聲小、抗干擾能力強、分辨率高、線性度好、成本低等優(yōu)點得到廣泛應(yīng)用，從傳感測量到音頻