組合邏輯電路SER分析與抗軟錯(cuò)誤優(yōu)化.pdf

1、空間輻射在組合邏輯電路中引起的軟錯(cuò)誤作為一種微電子設(shè)備的失效源，隨著工藝尺寸縮小變得日益嚴(yán)重，所以精確、快速衡量組合邏輯電路的軟錯(cuò)誤率SER(Soft Error Rate)及電路加固技術(shù)成為研究熱點(diǎn)，本文主要研究組合邏輯電路SER分析與抗軟錯(cuò)誤優(yōu)化技術(shù)，開發(fā)一種面向標(biāo)準(zhǔn)單元設(shè)計(jì)流程的組合電路SER分析及電路加固方法，適用于組合電路及時(shí)序邏輯的組合部分。
　　針對(duì)組合邏輯標(biāo)準(zhǔn)單元，通過(guò)粒子注入SPICE仿真建立了邏輯單元軟錯(cuò)誤生成

2、模型，結(jié)合電路網(wǎng)表分析及組合電路軟錯(cuò)誤傳輸模型，采用概率統(tǒng)計(jì)的方法求得電路的整體SER及節(jié)點(diǎn)敏感度，其中軟錯(cuò)誤傳輸模型完整地考慮了三種組合電路特有的軟錯(cuò)誤屏蔽效果。另外對(duì)于組合邏輯電路中的軟延遲錯(cuò)誤，通過(guò)建立分析模型對(duì)其進(jìn)行了定性的描述。
　　對(duì)于組合電路SER分析模型計(jì)算結(jié)果，將其應(yīng)用到基于門級(jí)尺寸選取(Gate Resizing)、部分復(fù)制(Partial Duplication)的電路級(jí)加固方法中，并采用兩種算法分別實(shí)現(xiàn)電路