高性能嵌入式媒體微處理器IP核設計研究.pdf

1、集成電路工藝的發(fā)展使得將系統(tǒng)集成在一塊芯片中實現(xiàn)成為可能，芯片設計進入系統(tǒng)芯片(SoC)時代。針對嵌入式SoC應用中媒體處理應用的需求，嵌入式媒體處理器通過在嵌入式處理器上增強媒體處理性能可以大大加快嵌入式媒體SoC系統(tǒng)的開發(fā)速度，降低設計成本和系統(tǒng)成本，因此其IP核的設計與研究已經引起業(yè)界和研究機構的廣泛關注。本文作者參與了浙江大學信息與電子工程學系SoCR&D小組承擔的國家863超大規(guī)模集成電路設計重大項目和具有自主知識產權的多媒體

2、系統(tǒng)集成芯片——MediaSoC設計和研發(fā)工作。本文將主要探討集成于MediaSoC中的嵌入式媒體處理器IP核RISC32的設計研究。 本文共分為四章，第一章主要討論了現(xiàn)有媒體處理器結構的分類和研究現(xiàn)狀，并詳細闡述了嵌入式媒體處理器IP核的研究意義；第二、三、四章為全文主體，主要探討RISC32處理器設計中三個關鍵問題包括多媒體指令集擴展設計、流水線微結構優(yōu)化設計以及使RISC32成為一個真正IP核的其他相關設計問題。本文主要內

3、容與創(chuàng)新點如下： 本文在分析多媒體算法的基礎上，討論了在兼容MIPS-I指令體系的單處理器結構上進行媒體增強擴展以增強其媒體處理性能的問題。隨后，本文重點提出了一套基于標準單元的數據通路設計和優(yōu)化方法，并以多媒體執(zhí)行單元中分裂式媒體ALU和乘累加MAC單元的設計為例論證所提出方法的優(yōu)越性和可行性。 為了實現(xiàn)整個RISC+SIMD流水線的控制，本文提出了一種基于有限狀態(tài)機(FSM)的流水線控制策略和一種“可伸縮”的多媒體執(zhí)

4、行單元的控制結構；在此基礎上，為了提高處理器頻率，本文通過對流水線狀態(tài)機邏輯的分析，提出一種將單一集中式控制狀態(tài)機分解成多個部分控制狀態(tài)機的設計，實驗證明該設計可以有效地減小流水線控制信號引起的關鍵時延。 本文提出一種通過動態(tài)仿真形式確定的具有最優(yōu)性價比的動態(tài)轉移預測結構。實驗證明，本文提出的動態(tài)預測結構可以在不影響RISC32頻率的前提下有效解決RISC32流水線的控制競爭問題，減小處理器CPI值，同時可以消除應用程序因為轉移

5、延時槽指令不能有效調度而插入的空操作指令。 本文結合作者在雙核媒體系統(tǒng)集成芯片MediaSoC設計開發(fā)的實際工作，討論了將RISC32處理器IP核融入多媒體系統(tǒng)集成芯片的其他相關設計問題。 本文的各種設計思想被成功地應用到RISC32的開發(fā)中。RISC32處理器作為雙核之一，被集成到本研究所自主開發(fā)的基于0.18μm工藝的媒體系統(tǒng)集成芯片MediaSoC中。根據MediaSoC芯片的成功設計經驗，基于處理器IP核的媒體系