數(shù)字雷達(dá)接收系統(tǒng)的SoC原型實現(xiàn)與驗證.pdf

1、數(shù)字雷達(dá)系統(tǒng)由于其高精度幅相正交特性、抗干擾性、穩(wěn)定性等優(yōu)勢已經(jīng)成為新一代雷達(dá)體系的主要發(fā)展方向,被更多的應(yīng)用到全天候遠(yuǎn)距離實現(xiàn)對目標(biāo)的探測和定位,在軍事民用領(lǐng)域如民航交通管制、陸?？毡O(jiān)視、精確制導(dǎo)、導(dǎo)航、汽車防撞與測距以及氣象預(yù)報等眾多國民經(jīng)濟(jì)重要部門。同時在微電子技術(shù)日新月異的發(fā)展中,FPGA和DSP在信號處理能力上不斷提升,ASIC即專用集成電路能夠?qū)崿F(xiàn)比DSP和FPGA處理速度更快,功耗更低及更高的可靠性,并擁有自主知識產(chǎn)權(quán)的芯

2、片大規(guī)?；a(chǎn)后在價格上具有很大的優(yōu)勢。因此利用最新的片上芯片系統(tǒng)(System on Chip)技術(shù)來設(shè)計新一代體制的數(shù)字雷達(dá)系統(tǒng)成為目前研究的當(dāng)務(wù)之急。
　　本論文的工作來源于部委研究項目,重點(diǎn)研究數(shù)字雷達(dá)接收機(jī)信號處理的IP核設(shè)計,并且就數(shù)據(jù)通路的性能優(yōu)化、面積優(yōu)化、驗證平臺等方面展開了研究和設(shè)計實現(xiàn)工作。主要討論了流水式數(shù)字信號處理器和時分復(fù)用方式的電路實現(xiàn)架構(gòu)。并在時分復(fù)用方式下對性能優(yōu)化與電路優(yōu)化兩個方面進(jìn)行討論并設(shè)計