數字電子鐘課程設計

1、<p><b>　　課程設計</b></p><p><b>　　一、序言</b></p><p>　　1、設計的任務與要求</p><p>　　數字鐘是一種用數字電路技術實現時、分、秒計時的裝置，與機械式時鐘相比具有更高的準確性和直觀性，且無機械裝置，具有更更長的使用壽命，因此得到了廣泛的使用。數字鐘從原理上講

2、是一種典型的數字電路，其中包括了組合邏輯電路和時序電路。</p><p>　　此次設計數字鐘就是為了了解數字鐘的原理，從而學會制作數字鐘。而且通過數字鐘的制作進一步的了解各種在制作中用到的中小規(guī)模集成電路的作用及實用方法。且由于數字鐘包括組合邏輯電路和時敘電路。通過它可以進一步學習與掌握各種組合邏輯電路與時序電路的原理與使用方法。</p><p><b>　　2、設計指標<

3、/b></p><p>　?。?） 時間以24小時為一個周期；</p><p>　?。?） 顯示時、分、秒；</p><p>　?。?）具有校時功能，可以分別對時及分進行單獨校時，使其校正到標準時間；</p><p>　?。?）計時過程具有報時功能，當時間到達整點前10秒進行蜂鳴報時；</p><p>　?。?）

4、為了保證計時的穩(wěn)定及準確須由晶體振蕩器提供表針時間基準信號。</p><p><b>　　3、設計內容</b></p><p>　　電子鐘是人們日常生活中常用的計時工具，而數字式電子鐘又有其體積小、重量輕、走時準確、結構簡單、耗電量少等優(yōu)點而在生活中被廣泛應用，因此本次設計就用數字集成電路和一些簡單的邏輯門電路來設計一個數字式電子鐘，使其完成時間的顯示功能。</

5、p><p>　　本次設計以數字電子為主，分別對1S時鐘信號源、秒計時顯示、分計時顯示、小時計時顯示、整點報時及校時電路進行設計，然后將它們組合，來完成時、分、秒的顯示并且有整點報時和走時校準的功能。并通過本次設計加深對數字電子技術的理解以及更熟練使用計數器、觸發(fā)器和各種邏輯門電路的能力。</p><p><b>　　二、基本設計思路</b></p><

6、p><b>　　1、組成和工作原理</b></p><p>　　數字鐘實際上是一個對標準頻率進行計數的計數電路。它的計時周期是24小時，由于計數器的起始時間不可能與標準時間（如北京時間）一致所以采用校準功能和報時功能。</p><p>　　數字鐘電路主要由譯碼顯示器、校準電路、報時電路、時計數、分計數、秒計數器，振蕩電路和單次脈沖產生電路組成。其中電路系統由秒信

7、號發(fā)生器、“時”、“分”、“秒”計數器、譯碼器及顯示器、校準電路、整點報時電路組成。秒信號產生器是整個系統的時基信號，它直接決定計時系統的精度，一般用石英晶體振蕩器加分頻器來實現，將標準秒信號送入“秒計數器”，“秒計數器”采用60進制計數器，每累計60秒發(fā)出一個“分脈沖”信號，該信號將作為“分計數器”的時鐘脈沖?！胺钟嫈灯鳌币膊捎?0進制計數器，每累計60分鐘，發(fā)出一個時脈沖信號，該信號將被送到時計數器。時計數器采用24進制計時器，可實

8、現對一天24小時的計時。譯碼顯示電路將“時”、“分”、“秒”計數器的輸出狀態(tài)通過顯示驅動電路，七段顯示譯碼器譯碼，在經過六位LED七段顯示器顯示出來。整點報時電路時根據計時系統的輸出狀態(tài)產生一個脈沖信號，然后去觸發(fā)一音頻發(fā)生器實現低、高音報時。校準電路時用來對“時”、“分”、“秒”顯示數字進行校對調整的。如圖1所示多功能數字鐘的組成框圖。</p><p>　　圖1 數字鐘組成框圖</p><

9、p><b>　　2、振蕩器</b></p><p>　　振蕩器是數字鐘的核心,其的作用是產生一個頻率標準時間頻率信號,然后再由分頻器分秒脈沖,因此,振蕩器頻率的精度與穩(wěn)定度基本決定了數字電子鐘的質量。振蕩器的穩(wěn)定度及頻率的精確度決定了數字鐘計時的準確程度，通常選用石英晶體構成振蕩器電路。一般來說，振蕩器的頻率越高，計時精度越高。采用石英晶體振蕩器經過分頻得到這一個頻率穩(wěn)定準確的3276

10、8Hz的方波信號。保證數字鐘的走時準確及穩(wěn)定。</p><p><b>　　3、計數器</b></p><p>　　時間計數電路由秒個位和秒十位計數器、分個位和分十位計數器及時個位和時十位計數器電路構成，其中秒個位和秒十位計數器、分個位和分十位計數器為60進制計數器，通常用2個十進位計數器的集成片組成,其中”秒”個位是十進制,秒十位為六進制?？刹捎梅答仛w零變”秒”十位

11、為六進制,實現秒的六十進制?！狈帧庇嫈灯髟硪惨粯?。而根據設計要求。</p><p><b>　　4、分頻器電路</b></p><p>　　分頻器電路將32768Ｈz的高頻方波信號經32768（215）次分頻后得到1Hz的方波信號供秒計數器進行計數。分頻器實際上也就是計數器。本次設計是運用了CD4060分頻器進行分頻，分頻電路可提供512Hz和1024Hz的頻率，在

12、經CD4040分頻器進行一分頻，為此電路輸送一秒脈沖。</p><p><b>　　5、校時電路</b></p><p>　　實際的數字鐘電路由于秒信號的精確性和穩(wěn)定性不可能做到完全(絕對)準確無誤，加之電路中其它原因，數字鐘總會產生走時誤差的現象。因此，電路中就應該有校準時間功能的電路。</p><p><b>　　6、譯碼顯示電路

13、 </b></p><p>　　是將數字鐘的計時狀態(tài)直觀清晰地反映出來，被人們的視覺器官所接受。顯示器件選用LED七段數碼管。在譯碼顯示電路輸出信號的驅動下，顯示出清晰、直觀的數字符號.并且為保證數碼管正常工作提供足夠的工作電流。</p><p>　　三、設計步驟 </p><p><b>　　1、振蕩電路</

14、b></p><p>　　晶體振蕩器是構成數字式時鐘的核心，它保證了時鐘的走時準確及穩(wěn)定。如圖2所示電路通過非門構成的輸出為方波的數字式晶體振蕩電路，這個電路中，非門U1與晶體、電容和電阻構成晶體振蕩器電路，U2實現整形功能，將振蕩器輸出的近似于正弦波的波形轉換為較理想的方波。輸出反饋電阻R1為非門提供偏置，使電路工作于放大區(qū)域，即非門的功能近似于一個高增益的反相放大器。電容C1、C2與晶體構成一個諧振型網

15、絡，完成對振蕩頻率的控制功能，同時提供了一個180度相移，從而和非門構成一個正反饋網絡，實現了振蕩器的功能。由于晶體具有較高的頻率穩(wěn)定性及準確性，從而保證了輸出頻率的穩(wěn)定和準確。晶體XTAL1的頻率選為32768Hz。其中C1的值取5~20 pF，C2為30pF。C1作為校正電容可以對溫度進行補償，以提高頻率準確度和穩(wěn)定度。由于電路的輸入阻抗極高，因此反饋電阻R1可選為10MΩ。較高的反饋電阻有利于提高振蕩頻率的穩(wěn)定性。</p&g

16、t;<p><b>　　圖2振蕩電路圖</b></p><p><b>　　2、分頻器電路</b></p><p>　　由數字鐘的晶體振蕩器輸出頻率較高，為了得到1Hz的秒信號輸入，需要對振蕩器的輸出信號進行分頻。實現分頻器的電路是計數器電路，一般采用多級2進制計數器來實現。例如，將32767Hz的振蕩信號分頻為1Hz的分頻倍數為3

17、2767（2１５），即實現該分頻功能的計數器相當于15極2進制計數器。本實驗中采用CD4060來構成分頻電路。CD4060在數字集成電路中可實現的分頻次數最高，而且CD4060還包含振蕩電路所需的非門，使用更為方便。CD4060計數為最高為14級2進制計數器，首先由U1(CD4060)的Q14(第3腳)產生2Hz的振蕩信號,然后由二進制計數器CD4040和兩個U3A(74LS20),U3B(74LS20)組成120計數器分頻,從U3B的

18、輸出端輸出一個的分脈沖,作為分鐘計數器的分鐘信號,按鍵開關S作為分鐘調時有手動脈沖開關,每按動一次,從U3B的輸出端輸出一個脈沖,同時U2的Q1管腳輸出秒脈沖信號驅動發(fā)光二極管LED1,LED2,作為秒指示(因為2Hz的信號經1位二進制計數器分頻后為1Hz)。如圖3所示。</p><p><b>　　圖3分頻電路 </b></p><p><b>　　3、計

19、數器</b></p><p>　　秒脈沖信號經過級計數器，分別得到“秒”個位、十位，“分”個位、十位以及“時”個位、十位的計時?！懊搿?、“分”計數器為60秒為1分、60分為1小時、24小時為1天的計數周期，分別組成兩個六十進制（秒、分）、一個二十四進制（時）的計數器。將這些計數器適當地連接，就可以構成秒、分、時的計數，實現計時的功能進制計數器。它們都可以用兩個“二- 十進制”計數器來實現。六十進制計數

20、器和二十四進制計數器均可由雙BCD加法計數器CC4518組成。因為一片CC4518內含有兩個十進制計數器，因此用一片CC4518就可以構成六十進制或二十四進制計數器了。選取CC4518和與非門CC4511、采用反饋復位法構成的六十進制和二十四進制加法計數器電路分別見圖4(a)和圖4 (b)所示。</p><p>　　（1）十進制計數電路的設計</p><p>　　74LS90集成芯片是二—

21、五—十進制計數器，所以將B與QA相連；R0（1）、R0（2）、R9(1)、R9（2）接地（低電平）；A作為脈沖輸入；QA、QB、QC、QD作為輸出就可構成十進制計數器。接線如下圖所示，圖2為六進制。</p><p>　?。?）六進制電路的設計</p><p>　　74LS90集成芯片是異步清零二—五—十進制計數器。所以采用反饋清零法將B接QA；QC接R0（1）；QB接R0（2）；R9（1）

22、、R9（2）接地（低電平）；A作為脈沖輸入；QA、QB、QC、QD作為輸出就可構成六進制計數器。</p><p>　　圖4(a)計數器六十進制</p><p>　　（3）計數器六十進制的接法</p><p>　　圖4(a)個位為十進制.故EN=1,Cr=0,計數到9以后自動清零,向高位進位信號采用Q4Q3Q2Q1=1001,將Q4,Q1送入與非門, 與非門的輸出可以

23、做進位信號。因為:當Q4,Q1不同時為1,Y為1當Q4,Q1同時為1時,Y為0,同時計數器到9后自動清零,這時Y又變?yōu)?,即出現了一個上升沿。</p><p>　　十位接成六進制,利用Q4Q3Q2Q1=0110的信號清零,同時結合高位進位。</p><p>　?。?）二十四進制計數器的接法</p><p>　　個位為進制計數器,當計數器計數到24時,即十位為0010

24、,個位為0100時,同時清零,達到了二十四進制計數器的目的,即高位的Q2,底位的Q3送入與非門做清零信號,如圖4(b) 二十四進制計數器。</p><p>　　4(b) 二十四進制計數器</p><p>　　在這兩個電路中，計數器的控制脈沖由CP端輸入，1EN接高電平；計數器的控制脈沖由EN端輸入，狀態(tài)如圖5看出：當“計數器的狀態(tài)由1001向0000轉換時，1Q4(2EN)正好是一個下降沿

25、，高位的計數器開始計數。在圖4 (a)中，將2Q3和2Q2相與后接至CR端，構成了六十進制計數器，在圖4(b)中，將2Q2和1Q3相與后接至CR端構成了二十四進制計數器。為了保證電路能可靠地工作，在“秒”、“分”、“時”計數器反饋復位支路中，加了一個RS觸發(fā)器，如圖7所示。</p><p><b>　　圖5計數器狀態(tài)</b></p><p><b>　　圖6

26、“秒”進位電路</b></p><p>　　各功能模塊中用到的門電路可以采用4011(四2輸入與非門)來實現,其外部引線排列見圖7所示。將與非門組成的RS觸發(fā)器的輸出接至計數器的復位端，展寬了復位和進位信號的脈沖寬度，使其在本位可靠地復位的同時向高位提供了進位觸發(fā)</p><p>　　圖7 CC4011引線排列</p><p><b>　　4

27、、譯碼顯示電路</b></p><p>　　數碼管是數碼顯示器的俗稱。常用的數碼顯示器有半導體數碼管，熒光數碼管，輝光數碼管和液晶顯示器等。譯碼和數碼顯示電路是將數字鐘和計時狀態(tài)直觀清晰地反映出來，被人們的視覺器官所接受。顯示器件選用LED七段數碼管。在譯碼顯示電路輸出的驅動下，顯示出清晰、直觀的數字符號。本設計所選用的是半導體數碼管，是用發(fā)光二極管（簡稱LED）組成的字形來顯示數字，七個條形發(fā)光二極

28、管排列成七段組合字形，便構成了半導體數碼管。半導體數碼管有共陽極和共陰極兩種類型。共陽極數碼管的七個發(fā)光二極管的陽極接在一起，而七個陰極則是獨立的。共陰極數碼管與共陽極數碼管相反，七個發(fā)光二極管的陰極接在一起，而陽極是獨立的。 </p><p>　　當共陽極數碼管的某一陰極接低電平時，相應的二極管發(fā)光，可根據字形使某幾段二極管發(fā)光，所以共陽極數碼管需要輸出低電平有效的譯碼器去驅動。共陰極數碼管則需輸出高電平有效的

29、譯碼器去驅動。</p><p>　　當數字鐘的計數器在CP脈沖韻作用下，按60秒為1分、60分為1小時，‘24小時為1天的計數規(guī)律計數時，就應將其狀態(tài)顯示成清晰的數字符號。這就需要將計數器的狀態(tài)進行譯碼并將其顯示出來。我們選用的計數器全部是二-十進制集成片，“秒”、“分”、“時”的個位和十位的狀態(tài)分別由集成片中的四個觸發(fā)器的輸出狀態(tài)來反映的。每組(四個)．輸出的計數狀態(tài)都按 BCD代碼以高低電平來表現。因此,譯碼

30、顯示電路選用BCD-7段鎖存譯碼／驅動器CC4511。七段顯示數碼管的外部引線排列見圖8a)、(b)。現以60進制“秒”計時電路為例，將計數器、譯碼顯示器和顯示數碼管連在一起，其電路示意圖見圖9</p><p>　　圖8(a) 譯碼器外引線排列</p><p>　　圖8(b) 二極管示意圖</p><p>　　圖9譯碼顯示器和顯示數碼管</p><

31、;p><b>　　5、校時電路</b></p><p>　　實際的數字鐘表電路由于秒信號的精確性不可能做到完全（絕對）準確無誤，加之電路中其它原因，數字鐘總會產生走時誤差的現象。因此，電路中就應該有校準時間功能的電路。校準的方法很多，常用的有“快速校時法”?，F在以“分計時器”的校時電路為例，簡要說明它的校時原理，見圖10，與非門1，2構成的雙穩(wěn)態(tài)觸發(fā)器，可以將1Hz的“秒”信號和“秒計

32、數器的進位信號”送至“分計數器的CP端”。兩個信號中究竟選哪個送入由開關K控制，它的工作過程是這樣的：當開關K置“B”端時，與非門1輸出低電平，門2輸出高電平?！懊胗嫈灯鬟M位信號”通過門4和門5送至“分計數器的CP端”，使“分計數器”正常工作；需要校正“分計時器”時，將開關K置“A”端，與非門1輸出高電平，門2輸出低電平，門4封鎖“秒計數器進位信號”，而門3將1Hz的CP信號通過門3和門5送至“分計時器”的CP控制端，使“分計數器”在“

33、秒”信號的控制下“快速”計數，直至正確的時間，再將開關置于“B”端，以達到校準時間的目的</p><p><b>　　圖10校時電路</b></p><p>　　圖11整點報時電路圖</p><p><b>　　6、整點報時電路</b></p><p>　　數字鐘整點報時是最基本的功能之一。現在設計

34、的電路要求在離電路應在整點前10秒鐘內開始整點報時，即當時間在59分51秒到59分59秒期間時，報時電路報時控制信號每隔1秒鐘鳴叫一次，每次持續(xù)時間為1秒，共響5次，前四次為低音500Hz，最后一聲為高音1000Hz。整點報時電路的電路原理圖如圖12所示。</p><p>　?。?）控制門電路部分 </p><p>　　圖11中與非門1，3，5的輸入信號Q4，Q3，Q2，Q1分別表示“分十

35、位”“分個位”“秒十位”和“秒個位”的狀態(tài)，下標中D，C，B，A分別表示組成計數器的四個觸發(fā)器的狀態(tài)。</p><p>　　Y1=QC4.QA4.QD3.QA3, Y2=Y1.QC2.QA2.</p><p>　　Y3=Y2.QD1.F1(1KHz), Y4=Y2.QD1.QA.F2(500Hz).</p><p>　　每當’分’和’秒’計數到5

36、9分50秒時,</p><p>　　QD4.QC4.QB4.QD4.=0101, QD3,QC3,QB3,QD3=1001,</p><p>　　QD2,QC2,QB2,QA2=0101, QD1,QC1,QB1,QA1=0000</p><p>　　可見,從59分50秒到59分59秒之間,只有秒個位計數,而’分’有十位,’分’的個位,秒的十位中QC4=Q

37、A4=QD3=QA3=QC2=QA2=1不變.將它們相”與”,即圖11中Y2=QC4.QA4.QD3.QA3.QC2.QA2作為控制信號,去控制Y3和Y4.在每小最最后10秒Y2=1,Y3輸入端加有頻率為2048Hz的信號B(可取自分頻器CD的Q4端),同時又受QD1,QA1的控制,即C就是在59S時,QD1QA1C=1,將Y4關閉,Y3打開,B信號通過Y3.Y4的輸入端加有頻率為1024Hz的信號A,同時又受QD1,QA1的控制,

38、即在51,53,55,57s時,C.QD1.QA1=1,將Y3關閉Y4打開,A信號通過Y4,則Z=CQD1 QA1B+C.QD1,QA1A,即可實現前四響為1024Hz的底音,后一響為2048Hz的高音,最后一響完畢正好整點。</p><p><b>　?。?）音響電路部分</b></p><p>　　音響電路中采用射極輸出器，推動8Ω的喇叭，三極管基極串接lkΩ限流

39、電阻，是為了防止電流過大損壞喇叭，集電極串接51Ω限流電阻，．三極管選用高頻小功率管即可。當Y5端為高電平時，三極管T導通，有電流流經喇叭，使之發(fā)出鳴叫聲。通過以上分析可知，當計時至59分51、53、55、57秒時，頻率為500Hz的信號通過喇叭，當計時至59分59秒時，頻率為1000Hz的信號通過喇叭，因而發(fā)出四低一高的聲音，音響結束正好為59分60秒。</p><p><b>　　四、心得體會<

40、;/b></p><p>　　通過本次課程設計，我學到了很多東西，理論知識得到強化，實踐能力得到了提高。</p><p>　　數字鐘的設計涉及到模擬電子與數字電子技術。其中絕大部分是數字部分、邏輯門電路、數字邏輯表達式、計算真值表與邏輯函數間的關系、編碼器、譯碼器顯示等基本原理。數字鐘是典型的時序邏輯電路，包含了計數器，二進制數，六進制數，六十進制，二十四進制，十進制數的概念。數字鐘

41、的設計與制作可以進一步加深對數字電路的了解，通過本次電子電路的設計，為數字電路的制作提供思路。我學到了很多東西，最重要的是去做好一個事情的心態(tài)，也許在你拿到題目時會覺得困難，但是只要自己對自己有信心，一步一個腳印去實現它，就肯定會完成的。有時候畫的線和其它線重要合時會看不到，有時又會明明連的是這個端點，一移動時卻連到任外一個端點了，再加上電路有這么大了，顯示器的界面寬度又有限，所以做起來有點麻煩，一但搞不好就要重新來，這個時候就要你有足

42、夠的耐心了。</p><p>　　在這次課程設計中我學到了，對于數字邏輯一些基本知識有了更深的了解,了解很多集成門電路芯片的使用,增強了面對困難勇于面對，勇于解決的信心。做課程設計是為了讓我對平時學習的理論知識與實際操作相結合，在理論和實驗教學基礎上進一步鞏固已學基本理論及應用知識并加以綜合提高，學會將知識應用于實際的方法，提高分析和解決問題的能力。通過這次對數字鐘的設計，讓我了解了設計電路的程序，也讓我了解了關

43、數字鐘的原理與設計理念。</p><p>　　在做課程設計的過程中，我深深地感受到了自己所學到知識的有限，明白了只學好課本上的知識是不夠的，要通過圖書館和互聯網等各種渠道來擴充自己的知識。在實驗過程中我曾經遇到過問題。一個是在電路接好之后計數的顯示結果不正確,經分析，檢查后我請同學幫我檢查了，知道了是電路中有些不懂的地方，改正了錯誤。但是從中我學習到了如何對待遇到的困難，進一步培養(yǎng)了我一絲不茍的科學態(tài)度和不厭其煩

44、的耐心。</p><p><b>　　參考文獻</b></p><p>　　(1)康華光.電子技術基礎.高等教育出版社 2005</p><p>　　(2)陳大欽.電子技術基礎實驗.高等教育出版社 2005.12</p><p>　　(3)焦素敏.數字電子技術基礎.人民郵電出版社 2005

45、.8</p><p>　　(4)高吉祥.電子技術基礎實驗與課程設計.電子工業(yè)出版社.2002.</p><p><b>　　附錄 元器件清單</b></p><p>　　共陰型七段譯碼器（4511）6塊、計數器（4518）3塊、</p><p>　　14位二進制計數器/分頻器和振蕩器[（CD4060），（CD4040）