基于fpga軟核的高速數據采集系統(tǒng)設計-論文網

1、基于基于FPGA軟核的高速數據采集系統(tǒng)設計軟核的高速數據采集系統(tǒng)設計論文網論文網數據采集在現代工業(yè)生產及科學研究中的重要地位日益突出，并且對實時采集、實時傳輸、實時處理的高速數據采集的要求也不斷提高。此外，針對于不同的場合，數據采集系統(tǒng)的數據采樣參數要求也不同。工業(yè)生產與科研領域中對數據采集研發(fā)提出了以下的要求：接口簡單靈活且有較高的數據傳輸率；采集器體積小、抗干擾能力強、能夠對數據做出快速的存儲，并及時進行分析和處理；設計周期短，能快

2、速適應市場需求。USB2.0以其即插即用、支持熱插拔的靈活性，以及高達480Mbps的傳輸速率，成為了高速數據傳輸接口的首選。而現場可編程門陣列FPGA以其工作頻率高、集成度高、穩(wěn)定性良好、抗干擾能力強等優(yōu)點，逐步成為各領域數據采集數字電路選擇的趨勢。FPGA集成軟核有設計周期短，設計投入少等優(yōu)越性，由于不涉及具體的物理實現，可以方便移植到各種FPGA硬件平臺，極大提高了它的靈活性和適應性。1系統(tǒng)方案與結構數據采集系統(tǒng)性能指標修改主要集

3、中在AD轉換模塊與FPGA控制模塊的修改上，在USB2.0接口的硬件、固件、驅動程序的設計以及PC機應用軟件的設計基本沒有變化。而AD轉換模塊的修改可以通過AD轉換芯片的選擇與輸入信號調理電路設計更改得以解決。但是，更換不同的AD轉換芯片必然給AD轉換的啟停控制、數字信號的緩存等方面帶來較多的改動。FPGA軟核的模塊化設計可以極大地減少這方面的改動。2.2FPGA芯片外圍電路本系統(tǒng)FPGA以Xilinx公司的XC3S200AN4FT25

4、6C芯片為例。該芯片邏輯單元擁有20萬門，內含16個18Kbit的塊存儲器（BlockRAM）與30Kbit分布存儲器（DistributedRAM），最高工作頻率達到326MHz，滿足了本系統(tǒng)的時序需求。本系統(tǒng)中FPGA完成的功能分別由三個軟核負責完成，其分為有三部分。一是作為FIFO緩存ADC的數據。FPGA將從ADC轉換完成的12bit精度數據高4位填充0組成16bit數據，并將數據存儲到FIFO中，并作為FIFO與USB芯片的數

5、據傳輸緩存的通道。二是控制ADC的轉換的數據采集。FPGA通過將自身時鐘分頻提供給ADS800采樣時鐘，同時控制數據采集的起始與暫停。三是控制CY7C68013芯片的SlaveFIFO寫操作，控制片內FIFO的數據寫入到CY7C68013的EP6當中。其中EP6為IN端點，負責接收FPGA的數據；而EP2設置為OUT端點，負責接收PC機的數據。（1）FPGA與AD接口模塊ADS800的控制信號由FPGA生成，ADS800的轉換時鐘設定為