

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、隨著現(xiàn)代通信技術(shù)的快速發(fā)展,串行總線由于成本低廉、抗干擾能力強(qiáng)、傳輸距離較遠(yuǎn),得到越來越廣泛的應(yīng)用。在實(shí)際調(diào)試過程中,串行總線測量在觸發(fā)方式、總線類型、通用性和協(xié)議解碼分析的正確性方面都對測試儀器提出新的要求。數(shù)字熒光示波器(DPO,Digital Phosphor Oscilloscope)是現(xiàn)代測試系統(tǒng)中不可或缺的綜合性測量儀器。串行總線解碼與觸發(fā)技術(shù)已經(jīng)成為數(shù)字熒光示波器準(zhǔn)確捕獲串行總線信號和穩(wěn)定觸發(fā)顯示波形數(shù)據(jù)的關(guān)鍵技術(shù)。
2、> 本課題屬于數(shù)字熒光示波器高級觸發(fā)與協(xié)議分析模塊的一部分,主要對數(shù)字熒光示波器中的串行總線解碼與觸發(fā)技術(shù)進(jìn)行了研究與實(shí)現(xiàn)。本文在深入研究數(shù)字熒光示波器觸發(fā)技術(shù)基本原理和串行總線協(xié)議標(biāo)準(zhǔn)的基礎(chǔ)上,結(jié)合自頂向下的設(shè)計(jì)思想,基于Xilinx公司Kintex-7系列FPGA芯片實(shí)現(xiàn)了CAN和LIN兩種串行總線解碼與觸發(fā)功能的模塊化設(shè)計(jì)。
論文首先介紹了項(xiàng)目開發(fā)所基于的數(shù)字熒光示波器平臺和FPGA芯片,然后闡述了串行總線解碼與觸發(fā)模
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 高速串行總線解碼與觸發(fā)模塊的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的串行總線的研究與實(shí)現(xiàn).pdf
- 基于FPGA的串行現(xiàn)場總線的研究與設(shè)計(jì).pdf
- 串行現(xiàn)場總線協(xié)議的設(shè)計(jì)與FPGA實(shí)現(xiàn).pdf
- 基于PCI總線的高速串行通信研究與實(shí)現(xiàn).pdf
- 基于FPGA的JPEG解碼算法的研究與實(shí)現(xiàn).pdf
- LXI觸發(fā)總線研究與實(shí)現(xiàn).pdf
- 基于FPGA的數(shù)字觸發(fā)器的研究與實(shí)現(xiàn).pdf
- 基于FPGA的串行RapidIO接口的設(shè)計(jì)與實(shí)現(xiàn).pdf
- RapidIO高速串行總線的研究與實(shí)現(xiàn).pdf
- 1553B總線研究及編解碼技術(shù)的FPGA實(shí)現(xiàn).pdf
- 基于FPGA的SCI串行通信接口的研究與實(shí)現(xiàn).pdf
- 基于FPGA的串行通信實(shí)現(xiàn)與CRC校驗(yàn).pdf
- 基于FPGA的ADPCM語音編解碼的研究與實(shí)現(xiàn).pdf
- 基于FPGA的DRA音頻編碼解碼算法的研究與實(shí)現(xiàn).pdf
- 基于現(xiàn)場總線的多支點(diǎn)觸發(fā)系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的集成多通道串行模塊設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的RapidIO總線接口設(shè)計(jì)、驗(yàn)證與實(shí)現(xiàn).pdf
- 串行級聯(lián)編譯碼的設(shè)計(jì)與FPGA實(shí)現(xiàn).pdf
- 基于FPGA的SPI與ⅡC總線通信系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf
評論
0/150
提交評論