基于IEEE Std 1500的SoC混合信號測試技術研究.pdf

1、目前,系統(tǒng)芯片(SoC)的設計是由嵌入式IP核組成。其中,嵌入式IP核包含有數(shù)字IP核、模擬IP核及數(shù)?；旌螴P核。在數(shù)?；旌螴P核中不僅有數(shù)字信號而且有模擬信號及數(shù)?；旌闲盘枴Ｒ虼?要測試數(shù)?；旌?IP核必須測試這三種信號,可是模擬信號和數(shù)模混合信號測試,都是當前亟待解決的測試難題。
　　對數(shù)?；旌闲盘柕臏y試,采用邊界掃描和內建自測試技術已有相關的研究。在對已有的測試混合信號的方法進行深入研究后,本文設計了基于IEEE Std1

2、500的數(shù)模轉換器、模數(shù)轉換器測試殼,并對外殼的旁路寄存器模塊、邊界寄存器模塊、指令寄存器模塊和Wrapper接口單元進行了相關的改進,使所設計的測試殼,能夠實現(xiàn)對數(shù)字核以及數(shù)?；旌虾颂峁y試數(shù)據(jù)的端口。最后結合已嵌入的 ADC和 DAC模塊,設計了相應的控制器模塊,組成完整的測試系統(tǒng),它支持串行測試和并行測試,而且輸入的測試數(shù)據(jù)可以用于測試數(shù)字電路和模擬電路,從而達到對數(shù)?；旌想娐愤M行測試的要求。
　　通過在Quartus II