一種混沌流密碼芯片的設(shè)計(jì)與應(yīng)用.pdf

1、信息時(shí)代的到來(lái)，對(duì)海量數(shù)據(jù)加密的實(shí)時(shí)性要求越來(lái)越高，加密算法的復(fù)雜度也越來(lái)越大，傳統(tǒng)的軟件加密技術(shù)也越來(lái)越難于滿足數(shù)據(jù)加密的實(shí)時(shí)性需求，因此研究密碼算法的芯片實(shí)現(xiàn)具有重要意義。
　　 根據(jù)混沌流密碼算法的應(yīng)用需求確定算法芯片的功能特性，設(shè)計(jì)了芯片的總體架構(gòu)并按功能進(jìn)行了模塊劃分。使用Verilog HDL設(shè)計(jì)并優(yōu)化了各模塊：分解數(shù)字混沌中的乘法操作，使用流水線策略提高了數(shù)字混沌的時(shí)序性能；舍棄數(shù)字混沌迭代值的無(wú)效比特并使用查表法

2、實(shí)現(xiàn)數(shù)字混沌迭代值的編碼操作，降低了實(shí)現(xiàn)復(fù)雜度和資源使用；對(duì)非線性變換中的所有碼字進(jìn)行獨(dú)立并行流水變換，使用資源換取時(shí)間，提高了密鑰流輸出的速度；設(shè)計(jì)了統(tǒng)一的寄存器讀寫控制邏輯，屏蔽了多種輸入輸出接口的差異性；在多個(gè)模塊中使用了乒乓操作，保證密鑰流的連續(xù)輸出。使用FPGA對(duì)芯片設(shè)計(jì)進(jìn)行驗(yàn)證，驗(yàn)證結(jié)果表明時(shí)序正確，達(dá)到預(yù)期目標(biāo)。
　　 使用軟硬件協(xié)同設(shè)計(jì)方法，在Xilinx公司提供的FPGA 評(píng)估板基礎(chǔ)上設(shè)計(jì)了應(yīng)用算法芯片的加密系